Verilog, odejmowanie liczb w kodzie BCD

Main Page -> Forum Index -> Microcontrollers Generally -> Programmable Systems -> Verilog, odejmowanie liczb w kodzie BCD

Author

Message

raffji
Poziom 1

Joined: 14 Apr 2011
Posts: 1

07 Dec 2011 01:47

Verilog, odejmowanie liczb w kodzie BCD

Witam
Czy poniższy kod dla odejmowania liczb w kodzie BCD jest poprawny (w języku verilog)?

Code:

module sub_BCD(
input [3:0] A,
input [3:0] B,
input CIN,
output COUT,
output [3:0] S);

reg [4:0] s2;
reg [3:0] _B;

assign S = s2[3:0];
assign COUT = s2[4];

always @ ( * )
begin
   _B = (~B + 4'b0001);
   s2 = A + _B;
   if (s2 > 9)
   begin
      s2 = s2 + 6;
   end
end
endmodule

Google

Google Adsense

07 Dec 2011 01:47

tymon_x
Poziom 20

Joined: 17 Jun 2010
Posts: 814
Location: Gdańsk

#2 07 Dec 2011 21:06

Re: Verilog, odejmowanie liczb w kodzie BCD

raffji wrote:

Witam
Czy poniższy kod dla odejmowania liczb w kodzie BCD jest poprawny (w języku verilog)?

Istnieje coś takiego jak testbench. Miłej zabawy.

Main Page -> Forum Index -> Microcontrollers Generally -> Programmable Systems -> Verilog, odejmowanie liczb w kodzie BCD

Page 1 of 1

Page generation time: 0.093 seconds

FAQ || Administrator || Moderators || Widgets and banners || Contact