Elektroda.pl
Elektroda.pl
X

Wyszukiwarki naszych partnerów

Wyszukaj w ofercie 200 tys. produktów TME
Kategoria: Kamery IP / Alarmy / Automatyka Bram
Montersi
Proszę, dodaj wyjątek elektroda.pl do Adblock.
Dzięki temu, że oglądasz reklamy, wspierasz portal i użytkowników.

Rzadko zadawane pytania: Pomnóż liczbę kanałów ADC dzięki DDC

ghost666 19 Kwi 2017 16:07 1704 0
  • Rzadko zadawane pytania: Pomnóż liczbę kanałów ADC dzięki DDC
    Pytanie: Zakupiłem dwukanałowy przetwornik analogowo-cyfrowy (ADC) i skonfigurowałem zintegrowany w nim cyfrowy downconverter. Teraz widzę w systemie cztery przetworniki ADC. Czy trafiłem na jaką promocję "2 za 1" o której nie wiem?

    Odpowiedź: Od czasu pojawienia się pierwszego scalonego przetwornika ADC układy te starają się nadążać za postępami w technologii półprzewodnikowej. Obecnie, dzięki zaawansowaniu tej technologii możliwe jest konstruowanie układów ADC wyposażonych w całkiem imponującą moc obliczeniową na pokładzie, co daje szereg dodatkowych możliwości.

    Wczesne ADC nie posiadały na pokładzie dużo więcej układów dodatkowych niż proste systemy korekcji błędów czy drivery linii cyfrowych. Obecnie produkowane przetworniki o częstotliwościach próbkowania przekraczających 1 GHz (zwane czasami RF ADC) produkowane np. w zaawansowanym procesie 65 nm, posiadają szereg dodatkowych bloków, pozwalających wyraźnie zwiększyć moc obliczeniową systemu przeprowadzając część operacji w samym przetworniku.

    Przy bardzo wysokich częstotliwościach próbkowania, rzędu GSPS (giga sample per second - giga próbek na sekundę) układy te transferować muszą ogromne ilości danych. Weźmy jako przykład układ AD9680 - dwukanałowy przetwornik ADC o rozdzielczości 14 bitów i częstotliwości próbkowania do 1,25 GSPS. Układ ten wyposażony jest w wyjście w standardzie JESD204B; przy maksymalnej częstotliwości próbkowania układ ten wysyła w strumieniu ogromną ilość danych:

    3$14 bitow \times 2 kanaly \times 1,25 Gbps = 35 Gbps


    Tak duża ilość danych wymaga ogromnej liczby linii LVDS, aby możliwa byłą ekstrakcja użytecznych informacji. Aby ułatwić implementację tak dużych przepustowości stworzono standard JESD204B. Jest to szybki protokół transmisji danych, wykorzystujący między innymi kodowanie 8b/10b i szyfrowanie (scrambling) wysyłanych przed ADC danych. Pozwala to poprawić integralność transmitowanych danych i zmienia przepustowość kanału transmisji do:

    3$16 bitow \times 2 kanaly \times \frac {10}{8} \times 1,25 Gbps = 50 Gbps


    Wykorzystanie standardu JESD204B umożliwia podział transmisji na cztery osobne linie, każda o prędkości transmisji 12,5 Gbps. To ogromna różnica w porównaniu do interfejsu LVDS, w którym każda linia osiąga prędkość do 1 Gbps. Prz wykorzystaniu LVDS do osiągnięcia zaprezentowanej powyżej przepustowości potrzebne by było ponad 28 par.

    Gdy zajrzymy do karty katalogowej przetwornika AD9680 szybko spostrzeżemy, że łącze układu opisane jest szeregiem różnych parametrów. Interfejs LVDS jest dosyć prosty do implementacji, JESD204B już mniej, a komplikuje się jeszcze bardziej, jeśli wykorzystać chcemy bloki cyfrowych downconverterów (DDC) jakie zintegrowane są w ADC. Zasadniczo nasz interfejs opisywać będą trzy zmienne:

    L = liczba linii na łącze JESD204B.
    M = liczba konwerterów na łączę JESD204B.
    F = liczba oktetów danych na ramkę w łączu JESD204B.

    Weźmy teraz jako przykład układ AD9250. Jest to dwukanałowy ADC o rozdzielczości 14 bitów i prędkości próbkowania 250 MSPS. Układ ten wyposażony jest w wyjście w standardzie JESD204B. Na rysunku 1 pokazano uproszczony diagram blokowy układu w domyślnej konfiguracji.

    Rzadko zadawane pytania: Pomnóż liczbę kanałów ADC dzięki DDC
    Rys.1. Domyślna konfiguracja AD9250.


    W domyślnej konfiguracji zaprezentowany układ posiada dosyć prosto skonstruowany nadajnik (linię) JESD204B, gdyż nie ma po drodze żadnych dodatkowych bloków obrabiających dane w AD9250. Z punktu widzenia linii JESD204B kanał A staje się konwerterem 0, a kanał B konwerterem 1, oznaczone one są M0 i M1, co sprawia, że w tym układzie M = 2. Całkowita prędkość linii transmitującej dane w tym układzie opisać można wzorem:

    3$Predkosc linii = \frac {M \times N\prime \times \frac {10}{8} \times F_{OUT}} {L} = \frac {2 \times 16 \time 1,25 \times 250M} {2} = 5 Gbps/linie


    Możemy porównać to teraz do układu AD9680 próbkującego z prędkością 1 GSPS, ale w tym wypadku dodatkowo wyposażonego w dwa cyfrowe downconvertery z wyjściem zespolonym (I/Q). Na rysunku 2 zaprezentowano schemat blokowy układu AD9680 z cyfrowymi blokami wykorzystanymi do decymacji sygnału próbkowanego z prędkością 1 GSPS o czynnik cztery. Rezultatem tej operacji jest sygnał o częstotliwości wyjściowej (FOUT) równej 250 MSPS.

    Rzadko zadawane pytania: Pomnóż liczbę kanałów ADC dzięki DDC
    Rys.2. Schemat blokowy układu AD9860 w konfiguracji z dwoma blokami DDC decymującymi sygnał o czynnik 4.


    Jak jasno wynika z schematu przedstawionego na rysunku 2 wykorzystanie zintegrowanego downconvertera może efektywnie zmniejszyć prędkość transmisji o czynnik - w tym przypadku - cztery. Jako że każde z wyjść z układu DDC jest 16 bitowym strumieniem danych, fizyczny strumień wychodząc z układu
    nie jest już sprzężony z parametrem M interfejsu JESD204B. W opisie tego protokołu zapisane jest, że M jest liczbą konwerterów na linię, ale w naszym przypadku z uwagi na wykorzystanie bloków DDC to M przyjmuje wartość nazywaną czasami liczbą [u]wirtualnych[/b] konwerterów.

    Mimo, że w układzie AD9680 fizycznie znajdują się dwa kanały ADC (a oraz B) to działanie DDC powoduje, że w strumieniu wyjściowym odnajdziemy cztery wirtualne, 16 bitowe konwertery. Z punktu widzenia odbiornika strumienia JESD204B układ posiada cztery konwertery i dlatego też M = 4, co sprawia, że przepustowość linii transmisji danych wynosi:

    3$Predkosc linii = \frac {M \times N\prime \times \frac {10}{8} \times F_{OUT}} {L} = \frac {4 \times 16 \time 1,25 \times 250M} {2} = 10 Gbps/linie


    Elastyczność zaimplementowanego w przetworniku AD9680 interfejsu JESD204B sprawia, że istnieje wiele opcji zależnych między innymi od maksymalnej przepustowości akceptowanej przez docelowy układ (ASIC lub FPGA). W poniższej tabeli podsumowano dostępne opcje interfejsu JESD204B dla układu AD9680 pokazanego na rysunku 2.

    Tabela 1. Dostępne opcje JESD204B dla AD9680.
    Liczba wirtualnych konwerterówLiczba linii na łączęLiczba oktetó na ramkęPrędkość linii
    442
    42410 


    Dla dowolnego, dwukanałowego ADC (takiego jak AD9680) wyposażonego w cztery boki DDC istnieje szereg opcji konfiguracji. Zaprezentowana poniżej tabela 2 zbiera wszystkie dostępne mapowania wirtualnych konwerterów dla różnych konfiguracji ADC i DDC w systemie:

    Tabela 2. Dostępne opcje dla 2 kanałów ADC i czterech bloków DDC.
    Liczbie wspieranych wirtualnych przetwornikówTryb działania układuIgnorowanie Q układuKanał 0Kanał 1Kanał 2Kanał 3Kanał 4Kanał 5Kanał 6Kanał 7
    1 lub 2Pełne pasmo układuRzeczywiste lub zespolonePróbki ADC APróbki ADC BNieużywaneNieużywaneNieużywaneNieużywaneNieużywaneNieużywane
    1Tryb jednego DDCRzeczywiste (tylko I)Próbki I DDC 0UnusedNieużywaneNieużywaneNieużywaneNieużywaneNieużywaneNieużywane
    2Tryb jednego DDCUrojone (I oraz Q)Próbki I DDC 0Próbki Q DDC 0NieużywaneNieużywaneNieużywaneNieużywaneNieużywaneNieużywane
    2Tryb dwóch DDCRzeczywiste (tylko I)Próbki I DDC 0Próbki I DDC 1NieużywaneNieużywaneNieużywaneNieużywaneNieużywaneNieużywane
    4Tryb dwóch DDCUrojone (I oraz Q)Próbki I DDC 0Próbki Q DDC 0Próbki I DDC 1Próbki Q DDC 1NieużywaneNieużywaneNieużywaneNieużywane
    4Tryb czterech DDCRzeczywiste (tylko I)Próbki I DDC 0Próbki I DDC 1Próbki I DDC 2Próbki I DDC 3NieużywaneNieużywaneNieużywaneNieużywane
    8Tryb czterech DDCUrojone (I oraz Q)Próbki I DDC 0Próbki Q DDC 0Próbki I DDC 1Próbki Q DDC 1Próbki I DDC 2Próbki Q DDC 2Próbki I DDC 3Próbki Q DDC 3


    Źródło: http://www.analog.com/en/analog-dialogue/raqs/raq-issue-140.html


    Fajne!
 Szukaj w ofercie
Zamknij 
Wyszukaj w ofercie 200 tys. produktów TME