Nowy JTAG do ARMa na USB - wstęp do projektu

#~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
# OpenOCD Configuration File for KT-LINK and LPC1788
# dexlab(at)o2.pl
#~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

echo " "
echo "-- Initialize ports"

# 0 - error 1 - warning 2 - info
debug_level 0

# Change the default telnet port...
telnet_port 4444
# GDB connects here
gdb_port 3333
# default tcl port
tcl_port 6666

echo " "
echo "-- Initialize JTAG interface"

interface ft2232
ft2232_device_desc "KT-LINK"
ft2232_layout ktlink
ft2232_vid_pid 0x0403 0xBBE2

# create target
echo " "
echo "-- Create target"

set _CHIPNAME 	LPC1788
set _CPUTAPID 	0x4ba00477
set _TARGETNAME $_CHIPNAME.cpu
set _CCLK 		4000

# LPC17XX -> SRST and TRST separated
reset_config trst_and_srst separate

#delays on reset lines
adapter_nsrst_delay 100
jtag_ntrst_delay 100

# how long SRST should be asserted
#adapter_nsrst_assert_width 100

jtag newtap $_CHIPNAME cpu -irlen 4 -expected-id $_CPUTAPID
target create $_TARGETNAME cortex_m3 -chain-position $_TARGETNAME

# LPC1788 has 32kB of SRAM In the ARMv7-M "Code" area (at 0x10000000)
# and 32K more on AHB, in the ARMv7-M "SRAM" area, (at 0x2007c000).
$_TARGETNAME configure -work-area-phys 0x10000000 -work-area-size 0x4000

# LPC1768 has 512kB of flash memory, managed by ROM code (including a
# boot loader which verifies the flash exception table's checksum).
# flash bank <name> lpc2000 <base> <size> 0 0 <target#> <variant> <clock> [calc checksum]
set _FLASHNAME $_CHIPNAME.flash
flash bank $_FLASHNAME lpc2000 0x0 0x80000 0 0 $_TARGETNAME lpc1700 $_CCLK calc_checksum

$_TARGETNAME configure -event reset-init {
	# Do not remap 0x0000-0x0020 to anything but the flash (i.e. select
	# "User Flash Mode" where interrupt vectors are _not_ remapped,
	# and reside in flash instead).
	#
	# See Table 612. Memory Mapping Control register (MEMMAP - 0x400F C040) bit description
	# Bit Symbol Value Description Reset
	# value
	# 0 MAP Memory map control. 0
	# 0 Boot mode. A portion of the Boot ROM is mapped to address 0.
	# 1 User mode. The on-chip Flash memory is mapped to address 0.
	# 31:1 - Reserved. The value read from a reserved bit is not defined. NA
	#
	# http://ics.nxp.com/support/documents/microcontrollers/?scope=LPC1768&type=user

	mww 0x400FC040 0x01
}

#~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

# Run with *real slow* clock by default since the
# boot rom could have been playing with the PLL, so
# we have no idea what clock the target is running at.
jtag_khz 10

echo " "
echo "-- Initialize device..."
init
reset halt

# Set fast JTAG speed
jtag_khz 1000

# use RCLK adaptive
#jtag_rclk 1000

#~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

echo " "
echo "-- Loading image..."
load_image s_ob_pca9532.hex 0 ihex


# verification cannot be done because load_image add checksum to vector table

#~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

echo " "
echo "-- Reset processor"
reset run
echo " "
# stop OpenOCD:
shutdown

-- Initialize ports
debug_level: 0

-- Initialize JTAG interface

-- Create target
trst_and_srst separate srst_gates_jtag trst_push_pull srst_open_drain
adapter_nsrst_delay: 100
jtag_ntrst_delay: 100
10 kHz

-- Initialize device...
target state: halted
target halted due to debug-request, current mode: Thread
xPSR: 0x01000000 pc: 0x1fff0080 msp: 0x10001ffc
1000 kHz

-- Loading image...
Error: JTAG-DP STICKY ERROR
Error: MEM_AP_CSW 0x23000052, MEM_AP_TAR 0x4
Error: JTAG-DP STICKY ERROR
Error: MEM_AP_CSW 0x23000052, MEM_AP_TAR 0x4
Runtime Error: lpc1788-ocd_050-program.ocd:100:
in procedure 'script'
at file "embedded:startup.tcl", line 58
in procedure 'load_image' called at file "lpc1788-ocd_050-program.ocd", line 100

load_image s_ob_pca9532.hex 0 ihex

flash write_image erase s_ob_pca9532.hex 0 ihex

-- Initialize ports
debug_level: 0

-- Initialize JTAG interface

-- Create target
trst_and_srst separate srst_gates_jtag trst_push_pull srst_open_drain
adapter_nsrst_delay: 100
jtag_ntrst_delay: 100
10 kHz

-- Initialize device...
target state: halted
target halted due to debug-request, current mode: Thread
xPSR: 0x01000000 pc: 0x1fff0080 msp: 0x10001ffc
1000 kHz

-- Loading image...
auto erase enabled
wrote 4096 bytes from file s_ob_pca9532.hex in 0.734375s (5.447 KiB/s)

-- Reset processor

shutdown command invoked

C:\Documents and Settings\dell>openocd -f interface/jtagkey.cfg -f target/stm32f
1x.cfg
Open On-Chip Debugger 0.8.0-dev-00277-g871b34c (2013-12-15-11:29)
Licensed under GNU GPL v2
For bug reports, read
        http://openocd.sourceforge.net/doc/doxygen/bugs.html
Info : only one transport option; autoselect 'jtag'
adapter speed: 500 kHz
adapter_nsrst_delay: 100
jtag_ntrst_delay: 100
cortex_m reset_config sysresetreq
Info : clock speed 500 kHz
Error: JTAG scan chain interrogation failed: all zeroes
Error: Check JTAG interface, timings, target power, etc.
Error: Trying to use configured scan chain anyway...
Error: stm32f1x.cpu: IR capture error; saw 0x00 not 0x01
Warn : Bypassing JTAG setup events due to errors
Warn : Invalid ACK 0 in JTAG-DP transaction
Polling target stm32f1x.cpu failed, GDB will be halted. Polling again in 100ms