Elektroda.pl
Elektroda.pl
X
Megger
Proszę, dodaj wyjątek www.elektroda.pl do Adblock.
Dzięki temu, że oglądasz reklamy, wspierasz portal i użytkowników.

diody zabezpieczające w układach logicznych 74...

Freddie Chopin 31 Sty 2009 23:49 2800 10
  • #1 31 Sty 2009 23:49
    Freddie Chopin
    Specjalista - Mikrokontrolery

    wezmy dla przykladu taki uklad 74hc126 (4 bufory) - uzywany dla przykladu w praktycznie kazdym klonie ICD2 jako bufor obnizajacy napiecie. (pomijajac to, ze wg datasheeta srednio sie do tego nadaje <: ) w aplikacji takiej bufor jest zasilony przez uklad docelowy. wszystko fajnie, tylko cyrki zaczynaja sie dziac, gdy bufor nie jest zasilany, a na jego wejsciach (od strony prockow sterujacych) pojawiaja sie stany wysokie +5V. jak latwo sie domyslic - diody zabezpieczajace wejscia przebijaja do (niepodlaczonego nigdzie!) pinu zasilania tego ukladu i pojawia sie na nim jakiestam napiecie (zwykle kolo 2-3V). zerkajac w datasheeta faktycznie sa tam takie diodki (3 na wejsciu, 2 na wyjsciu), ktore w tej ciekawej sytuacji moga przebic... w datasheecie znajdujemy parametr "input diode current", ktory jest +/-

    teraz wezmy uklad 74vhc244, czesto stosowany w JTAGach do ukladow zasilanych napieciem 3.3V (tym razem wg datasheeta sie on nadaje <: ) w datasheecie nie znajdujemy obrazka ze struktura wejsc/wyjsc, ale uklad po podaniu na wejscie nOE napiecia 5V (w zasadzie napiecie pochodzi z pull-up'a) tak czy siak cos tam przebija i na pinie zasilania (znow niepodlaczonym) pojawia sie nam ulubione napiecie ok 2-3V. parametr "input diode current" ponownie +/-

    teraz powiedzmy ze chce wziasc uklad 74lvc1g125 (pojedynczy bufor). czy znow pojawi sie ten efekt po podaniu na wejscie (lub na nOE) stanu wysokiego gdy uklad nie jest zasilony? struktura ukladu nie jest rozrysowana, niemniej jednak mozna zauwazyc:
    1. w poprzednich ukladach byla mowa o "input diode current" (zawsze +/-), tutaj zas "input clamp current" (oznaczenie to samo) (tylko -), niemniej jednak warunek jest tylko taki, ze VI<0.
    2. w datasheecie tego ukladu napisane jest, ze "This device is fully specified for partial power-down applications using IOFF. The IOFF circuitry disables the output, preventing the damaging backflow current through the device when it is powered down." nastepnie IOFF jest opisane jako prad w chwili gdy zasilanie wynosi 0V, a na wejsciu (lub wyjsciu) pojawia sie stan wysoki.

    z punktu 1 wnioskuje, ze uklad ma zabezpieczenie tylko przed napieciami wejsciowymi ponizej masy (warunek VI<0 oraz fakt, ze uklad moze byc tylko zrodlem pradu, a nie moze go pobierac).

    z punktu 2 wnioskuje, ze pisza oni zapewnie o tym o czym mysle, jednak nigdzie nie jest sprecyzowane czym jest owy IOFF - jakis prad, ale gdzie? pisze tylko ze "power-off leakage current" - wnioskuje ze chodzi wlasnie o to, co pojawi sie na wiszacym pinie zasilania...

    nie zebym nie kumal angielskiego lub datasheeta, niemniej jednak wole sie upewnic... czy moje wnioski sa sluszne?

    4\/3!!

    0 10
  • Megger
  • #2 01 Lut 2009 00:00
    Dar.El
    Poziom 40  

    Witam
    Wszystkie scalaki cyfrowe mają te diody. Jak projektuje się urządzenie elektroniczne, to nie można dopuszczać aby napięcie przedostawało się do wejść scalaków gdy nie są zasilane.

    0
  • Megger
  • #3 01 Lut 2009 00:03
    Freddie Chopin
    Specjalista - Mikrokontrolery

    chyba nie przeczytales calego mojego postu... piszesz ze nie mozna do tego dopuscic, a producent opisuje taka sytuacje w datasheecie. ja tylko chce pojsc o krok dalej - co sie stanie w tej sytuacji?

    wiadmo, ze nalezy nie dopuszczac do takich sytuacji, ale czasem nie ma wyjscia, bo nie wszystko mozna kontrolowac.

    4\/3!!

    0
  • #4 01 Lut 2009 00:13
    Dar.El
    Poziom 40  

    Producent dopuszcz przekroczenie napięcia wejściowego względem zasilającego, np. wykrywanie przejścia napięcia sieciowego przez 0 za pomocą AVR. Przekroczenie prądu wpływającego do podłoża, który jest podawany w PDF, spowoduje nieprawidłowe działanie scalaka. Na pewno producent nie zaleca zasilania scalaka przez jego wejścia, gdy nie ma napięcia na pinie zasilającym.

    1
  • #5 01 Lut 2009 00:25
    Freddie Chopin
    Specjalista - Mikrokontrolery

    ja nie chce go zasilac przez wejscie. chce tego uniknac i z datasheeta wynika, ze sie da, poniewaz input clamp current jest TYLKO ujemny... i nie piszemy tutaj o AVRach czy o innych typowych ukladach, tylko o wysoko specjalizowanych ukladach z rodzinki 74LVCxGyyy.

    wiem ze sie nie powinno. wiem, wiec naprawde nie musisz mi juz pisac tego po raz kolejny. niestety nie da sie tego rozwiazac inaczej w ukladzie ktory projektuje, wiec pytam 'co wtedy', a nie 'czy powinno sie tak robic'. pytam czy moje wnioski oparte na datasheecie sa wlasciwe.

    4\/3!!

    0
  • Pomocny post
    #6 01 Lut 2009 09:31
    krzemowy
    Poziom 19  

    Na podstawie cytowanej treści zakładam że korzystasz z pdf'a zamieszczonego przez Philipsa - proszę mnie skorygować jeżeli błądzę. Sądząc po opisie parametru Ioff śmiem twierdzić że ten prąd jest określony dla wszystkich linii wejściowych i wyjściowych (bo nie jest nigdzie podane że chodzi tylko o konkretne linie), poza tym w tabeli LIMITING VALUES piszą otwarcie że w trybie Power Down(Vcc = 0) wyjście może mieć napięcie do 5.5V niezależnie od zasilającego. A poniżej zera typowo do -0.5V, chodzi o diody pasożytnicze w strukturze i tego o ile wiem się nie ominie. Zaglądałem jeszcze do pdf'a z Texas Instruments ale tam nie znalazłem wzmianki o takiej funkcji. Postaram się jeszcze dowiedzieć czegoś od kolegi bo miał jakąś styczność z tymi układami.

    Podsumowując - powinno Ci to działać tak jak sobie myślisz.

    0
  • #7 01 Lut 2009 11:25
    Freddie Chopin
    Specjalista - Mikrokontrolery

    czyli myslimy podobnie (; jakbys mogl sie kolegi dopytac, to bylbym wdzieczny.

    co do pdfa to w istocie czytam ten od NXP, niemniej jednak w tych od TI mozna znalezc podobne info... (czasem sie zastanawiam jak oni to robia, ze datasheety maja identyczna tresc <: kto od kogo zgapia)

    EDIT:
    w necie mozna znalezc takie oto informacje od producentow:

    TI: LVC Characterization Information napisał:

    Partial Power Down
    To partially power down a device, no paths from VI to VCC or from VO to VCC can exist. With the LVC family, a path from
    VI to VCC has never been an issue. However, early LVC devices that were not 5-V tolerant do have a path from VO to VCC.
    For these devices, when VCC begins to diminish, a diode from VO to VCC begins to conduct and current flows, resulting in
    damage to the power supply and or to the device. Today, the 5-V tolerant LVC devices are designed in such a way that this path
    from VO to VCC is eliminated. As such, 5-V tolerant devices are capable of being partially powered down.


    Renesans: Low-Voltage CMOS Logic HD74LV_A/LVC Series napisał:

    In conventional devices, current flow into the power supply via input pins at cutting the equipment's power, wastes a
    battery. To avoid the current flow above, the HD74LV-A/LVC/LVC-A series are designed so that the input pins are
    high impedance at turning power off.
    As still against the conventional CMOS-structured inputs, current does not flow even if voltage over supply voltage is
    applied at power on, which protects a device from latch-up phenomena.
    [...]
    All the internal circuits take CMOS structure for low power dissipation, and the absence of a diode at VCC side of an
    input prevents current flow via input pins at power off.


    Philips: Interfacing 3V and 5V applications napisał:

    LVC has an input circuit without a diode to VCC. Unidirectional
    devices, i.e., all parts that are not transceivers, can perfectly
    interface between 3V and 5V without any difficulty (see Fig. 6).
    Transceiver circuits, as described in Section 4.0, have a diode to
    VCC in the output stage and have therefore limitations similar to LV.
    The output voltage of LVC is limited to VCC + 0.5V since it has a
    standard CMOS output with a diode between the output and VCC.


    jestem coraz bardziej przekonany, ze da sie tak zrobic (; chyba jednak to przetestuje, nie warto ryzykowac [;

    EDIT2:
    z pdfa do ukladu 74lvc1t45 (parametr ICCA i ICCB w przypadku gdy ktorekolwiek napiecie zasilania rowne jest 0):
    diody zabezpieczające w układach logicznych 74...

    4\/3!!

    0
  • #9 04 Lut 2009 22:11
    Freddie Chopin
    Specjalista - Mikrokontrolery

    prowadze wiec experyment, skoro nic nie jest pewne...

    dla ukladu 74LVC1G125 z odlaczonym VCC (floating lub 100k do masy), z odlaczonym wyjsciem (floating):
    - OE - L, A - H -> VCC (floating) = 0.6V, VCC (pull-down) = 0V
    - OE - H, A - H -> VCC (floating) = 0.6V, VCC (pull-down) = 0V
    - OE - H, A - L -> VCC (floating) = 0.5V, VCC (pull-down) = 0V
    - OE - L, A - L -> VCC (floating) = 0.5V, VCC (pull-down) = 0V

    jakiekolwiek inne napiecie na VCC nic 0V w stanie floating interpretuje jako stan wysokiej impedancji, poniewaz 100k rezystor calkowicie sciaga je do zera (podobne napiecie ok 0.5V mozna zauwazyc na wyjsciu ukladu, gdy jest zasilany prawidlowo, a pin OE ma stan H - wyjscie w Hi-Z). podlaczenie obciazenia na wyjscie (dioda) praktycznie nic nie zmienia. dioda podlaczona do VCC ukladu (odlaczonego od czegokolwiek innego) nigdy nie swieci (prad mierzony miernikiem miedzy VCC ukladu a owa dioda i rezystorem podlaczonym do masy wynosi 0A - zakres 200uA). uklad po calej akcji pracuje poprawnie.

    podobny test dla ukladu 74LVC2T45 (tylko dla jednego kanalu) VCCA = 5V, odlaczane VCCB:
    - DIR - L, B - L -> VCCB (floating) = 0.15V, VCC (pull-down) = 0V
    - DIR - L, B - H -> VCCB (floating) = 0.2V, VCC (pull-down) = 0V
    - DIR - H, A - L -> VCCB (floating) = 0.5V, VCC (pull-down) = 0V
    - DIR - H, A - H -> VCCB (floating) = 0.7V, VCC (pull-down) = 0V

    wnioski podobne. po akcji uklad zasilony poprawnie dziala wlasciwie. za potwierdzenie stanu Hi-Z na VCCB powiem, ze dotkniecie palcem ktorejkolwiek sondy podczas pomiaru napiecia zmienia mierzona wartosc w szalonym zakresie (dotykam tej przy masie, napiecie rosnie do 3V, dotykam tej przy VCCB - spada do 0.15V)

    uklady genialne - rozwiazuja problem calkowicie [; chyba jednak nie wszystkie uklady posiadaja diody zabezpieczajace, kolego Dar.El. na nastepny raz warto nie miec 100% pewnosci co do spraw ktorych sie nie przetestowalo... u ciebie nie zauwazylem ani cienia watpliwosci we wlasne slowa...

    4\/3!!

    0
  • #10 25 Gru 2009 22:20
    AvrArm
    Poziom 15  

    Myślę że na to przewodzenie diodek zabezpieczających wejścia układu 74vhc244 jest jeszcze inny sposób.
    Napięcie do nogi VCC układu można doprowadzić przez diodę schottkiego, wówczas nawet jeśli hc244 nie będzie zasilony
    i na VCC coś się pojawi to i tak dioda tego nie przepuści.
    Pomiędzy katodę diody schottkiego a pin VCC można jeszcze doprowadzić na stałe minimalne napięcie niezbędne do prawidłowej pracy bufora -
    wtedy mamy pewność że pin OE działa jak należy czyli ustawia wyjścia układu
    w tryb HiZ.

    0
  • #11 26 Gru 2009 16:57
    Tantalos
    Poziom 18  

    Układy hc mają na wejściach diody zabezpieczające od wejścia do Vcc i GND. Dlatego podając napięcie na takie wejście przy odłączonym zasilaniu układ zasila sam siebie przez taką diodę. Wg danych katalogowych układy LVC nie mają diody na wejściu tylko inne zabezpieczenie pozwalające na podanie na wejście napięć większych niż Vcc i prąd z wejścia nie popłynie do Vcc i na wyjściach jest 0.

    0