logo elektroda
logo elektroda
X
logo elektroda
REKLAMA
REKLAMA
Adblock/uBlockOrigin/AdGuard mogą powodować znikanie niektórych postów z powodu nowej reguły.

[AVR][SRAM]Rejestrator, sterowanie pamięciami SRAM?

karol75 30 Mar 2009 09:51 2129 8
REKLAMA
  • #1 6352152
    karol75
    Poziom 16  
    Proszę o poradę czy w ten sposób można sterować pamięciami SRAM.






    Interesuje mnie także jak powinno zerować się liczniki po osiągnięcu końca zliczania i zaczęciu kolejnego cyklu.



    Piszę w dziale AVR z uwagi że potem zapis pamięcie prześlę do PC za pomocą AVR (ARM) przez RS232 (USB)
  • REKLAMA
  • #2 6352255
    szelus
    Poziom 34  
    Ale w jaki sposób chcesz coś wpisywać do tych pamięci, skoro wejście /WE masz na stałe podpięte do +5V?
    Poza tym, przy takim podłączeniu wejść wybierających (CS) do liczników bedą wybierane jednocześnie dwie, a nawet trzy kości pamięci. To nie będzie działało - musisz dać dekoder (np. '42/138/139) lub zrobić licznik pierścieniowy.

    Dałeś tylko kawałek schematu - nie wiadomo skąd się biora sygnały zegara i OE.
  • REKLAMA
  • REKLAMA
  • #4 6352282
    karol75
    Poziom 16  
    Dlatego że jest to dopiero pomysł
    nie ma jeszcze żrudła sygnału zegarowego

    OE rozumiem jako sygnał podania na wyjścia I/O0-7 wartości komurki zaadresowanej Liniami A0-A17 i będzie on podawany z mikrokontrolera w celu zczytania zawartości pamięci.

    Co do WE to niemam jeszcze co do niego pomysłu

    Co do ADS830 czy on dokonuje konwersji w ciągu jednego cyklu zegarowego czy zużywa ich więcej.

    Dodano po 1 [minuty]:

    sq6ade napisał:
    IC11 ma za zadanie włączać kolejną pamięć RAM po zapełnieniu poprzedniej?



    Taka jest idea.
  • #5 6352300
    sq6ade
    Poziom 40  
    karol75 napisał:


    sq6ade napisał:
    IC11 ma za zadanie włączać kolejną pamięć RAM po zapełnieniu poprzedniej?



    Taka jest idea.


    Więc rzeczywiście brakuje dekodera adresowego np. '138 jak już to kolega wyżej napisał. Wejścia '138 na wyjścia licznika a wyjścia '138 na CS kolejnych pamięci.
  • REKLAMA
  • #7 6352410
    szelus
    Poziom 34  
    Może spojrzyj do data sheet-a układu 138 i zastanów się, jak on działa?
    Może też spojrzyj do takiejż specyfikacji dla układów pamięci, jakie masz zamiar zastosować i przeanalizuj wymagane przebiegi na wejściach układów?
    Podpowiem - wejście /WE służy do wyzwalania zapisu. Aby cokolwiek zapisać do pamięci należy podać na nie stan niski (na czas zdefiniowany w DS dla danego układu) w momencie, gdy dane na liniach adresowych i wejściowych pamięci są stabilne.
  • #8 6352445
    karol75
    Poziom 16  
    szelus napisał:
    Może spojrzyj do data sheet-a układu 138 i zastanów się, jak on działa?
    Na razie go zostawmy.


    Podpowiem - wejście /WE służy do wyzwalania zapisu. Aby cokolwiek zapisać do pamięci należy podać na nie stan niski (na czas zdefiniowany w DS dla danego układu) w momencie, gdy dane na liniach adresowych i wejściowych pamięci są stabilne.


    Domyślam się co oznaczają te wyprowadzenia.

    Jedno pytanie czy sygnał /WE o stanie niskim musi być w moim przypadku równy 55nS czy może być dłuższy równy cyklowi zegarowemu?
  • #9 6352804
    szelus
    Poziom 34  
    Może być dłuższy. Ale pamiętaj, że "zatrzaśnięcie" danych następuje w momencie narastającego zbocza na /WE. Zatem dane/adres muszą być stabilne w tym momencie, tudzież na czas Tsetup przed tym zboczem i czas Thold po nim.
REKLAMA