Elektroda.pl
Elektroda.pl
X
Please add exception to AdBlock for elektroda.pl.
If you watch the ads, you support portal and users.

[VHDL][Multisim] Połączenia wejść i wyjść w komponentach

Rolandd 17 Apr 2009 22:05 2118 2
  • #1
    Rolandd
    Level 11  
    Witam. W chwili obecnej pracuję nad pewnym komponentem do programu Multisim. Jestem na etapie tworzenia schematu i tu właśnie pojawia się problem. Mianowicie wartość przekazana do jednego z wejść ma być od razu przekazana do jednego z wyjść.

    Myślałem, że wystarczy wrzucić do schematu dwa connectory i je po prostu połączyć, a dalej wyeksportować schemat jako netlist *.cir (Nie umiem niestety VHDL... niech Multisim się męczy...)
    Niestety w takim przypadku kod w VHDL jest pusty (nie licząc komentarzy). Także ostateczny model wygląda tak (po usunięciu komentarzy):
    .SUBCKT modeltestowy x y
    .ENDS

    Jak widać program nie ma informacji o tym, że wyjście y = wejście x
    Co należy zrobić, aby kod zadziałał?
    Myślałem nad dodaniem bufora; w takim przypadku w kodzie znalazła by się informacja o połączeniu tych dwóch pinów, ale o ile przy schemacie zbudowanym wyłącznie z 2 pinów połączonych ze sobą buforem (wejście i wyjście) takie rozwiązanie działa to przy dodaniu kolejnych pinów schemat się wysypuje...

    Cóż, jestem początkujący, także proszę o wyrozumiałość.
  • #2
    bartekgajos
    Level 14  
    Witam

    Na przykład połączenie dwóch pinów może wyglądać następująco:

    
    .subckt Trial X Y
    R1 X Y 10k
    .ends
    


    Jest to po prostu dziwniejszy niz zwykle opis rezystora.

    pozdrawiam
    Bartek
  • #3
    Rolandd
    Level 11  
    Dzięki za odpowiedź,
    Zapomniałem wspomnieć, że chodzi mi o układ logiczny (cyfrowy).
    W każdym razie dzisiaj spróbowałem jeszcze raz metody z buforami i o dziwo zadziałało...
    Czyli moje połączenie x i y jest w tej chwili takie:
    [x(wejście)]---------[BUFOR]----------[y(wyjście)]

    Cały czas zastanawiam się, czy jest możliwe wyrzucenie tego bufora, czyli napisanie takiego układu:
    [x(wejście)]-------------[y(wyjście)]

    I jeszcze jedno: chociaż mój układ ma pracować w "trybie cyfrowym", jest zbudowamy wyłącznie z bramek logicznych i innych układów cyfrowych, to jako Component Type mam ustawione Analog (a nie Digital), z tego względu, że Multisim "haja się", jeśli próbuję mu wrzucić analogowy model do cyfrowego komponentu. Przypominam, że analogowy model tworzę poprzez zbudowanie schematu i wyeksportowanie go jako netlist (cir). I chociaż narazie wszystko poprawnie działa, to chciałbym się dowiedzieć w jaki sposób można stworzyć cyfrowy model do mojego cyfrowego komponentu (poprzez budowę schematu logicznego w Schematic Capture).