Witam,
Czytam dokumentacje i czegoś nie mogę załapać:
Pomiar z przetwornika trwa 13 cykli zegara ADC (tabela 81 s209 dok Atmega16).
Częstotliwość zegara ADC to częstotliwość taktowania przez wartość preskalera. Maksymalna może być CK/2 (CK - częstotliwość taktowania zegara ukontrolera).
Zatem przy częstotliwości zegara np 8MHz częstotliwość zegara ADC to 4Mhz. I teraz uwaga pytanie: Czy to znaczy, że przetwornik jest w stanie pomierzyć 4M/13=307692,2 razy w ciągu sekundy?????
Zatem skoro rejestry zwracające pomierzoną wartość mają w sumie 16bitów to w ciągu sekundy przetwornik jest w stanie wygenerować:
16x307692,2=4923075,2 bitów danych ~616kbajtów.
Czy to wszystko jest prawdą?
Czytam dokumentacje i czegoś nie mogę załapać:
Pomiar z przetwornika trwa 13 cykli zegara ADC (tabela 81 s209 dok Atmega16).
Częstotliwość zegara ADC to częstotliwość taktowania przez wartość preskalera. Maksymalna może być CK/2 (CK - częstotliwość taktowania zegara ukontrolera).
Zatem przy częstotliwości zegara np 8MHz częstotliwość zegara ADC to 4Mhz. I teraz uwaga pytanie: Czy to znaczy, że przetwornik jest w stanie pomierzyć 4M/13=307692,2 razy w ciągu sekundy?????
Zatem skoro rejestry zwracające pomierzoną wartość mają w sumie 16bitów to w ciągu sekundy przetwornik jest w stanie wygenerować:
16x307692,2=4923075,2 bitów danych ~616kbajtów.
Czy to wszystko jest prawdą?