logo elektroda
logo elektroda
X
logo elektroda
REKLAMA
REKLAMA
Adblock/uBlockOrigin/AdGuard mogą powodować znikanie niektórych postów z powodu nowej reguły.

Filtr dolno i górno przepustowy na FPGA

renifer123 23 Wrz 2009 10:55 1563 1
REKLAMA
  • #1 7048460
    renifer123
    Poziom 2  
    Witam wszystkich forumowiczów. Jestem tu nowym użytkownikiem więc liczę na wyrozumiałość:)

    Mam taki problem: chciałem napisać sobie filtr dolno i górno przepustowy w verilogu lub vhdlu i stanąłem w miejscu z tym kodem:

    (filtr dolno-przepustowy)
    library IEEE;
     
    
    entity filter is
    port (
      Vin: in real;
      Vout : out real
    );
    end entity filter;
    
    architecture behavioral of filter is
    constant a: real:= 4.15e-10;
    constant b: real:= 8.64e-20;
    constant c: real:= 1.05e-29;
    constant d: real:= 7.88e19;
    constant e: real:= 6.41e-40;
    constant num: real_vector:= (0,0,a);
    constant den: real_vector:= (b,c,d,e,1.0); 
    begin
      Vout == Vin'LTF(num,den);
    end architecture behavioral;


    składnia wydaję się być dobra ale brakuje chyba jakiejś bilblioteki matematycznej.
    Jeżeli ktoś ma jakiś pomysł jak to rozwiązać lub może wie jak to zrobić w jakiś inny prostszy sposób to bardzo prosiłbym o wszelkie wskazówki:)
    Pozdrawiam
  • REKLAMA
  • #2 7057087
    obinobi
    Poziom 15  
    Witam
    Jeśli chcesz zaimplementować filtr np. FIR w układzie FPGA, to wpierw musisz wybrać w oparciu o jaką architekturę chcesz go zrealizować. Tutaj masz niewielką garść informacji.

    http://www.xilinx.com/support/documentation/ip_documentation/fir_compiler_ds534.pdf

    Następnym krokiem jest opisanie filtru za pomocą VHDL-a lub Veriloga. W kodzie który przedstawiłeś brakuje operacji mnożenia kolejnych próbek sygnału przez wybrane współczynniki oraz linii opóźniającej.

    W przypadku filtrów IIR sprawa wygląda podobnie.

    Pozdrawiam
REKLAMA