Elektroda.pl
Elektroda.pl
X
Proszę, dodaj wyjątek www.elektroda.pl do Adblock.
Dzięki temu, że oglądasz reklamy, wspierasz portal i użytkowników.

Układ wykrywający zwiększanie się częstotliwości przebiegu

immortallch 10 Paź 2009 21:20 2182 8
  • #1 10 Paź 2009 21:20
    immortallch
    Poziom 8  

    Jestem poczatkujacym i mam problem z nastepujacym zadaniem: "Zaprojektowac uklad wykrywajacy zwiekszenie sie czestotliwosci przebiegu wejsciowego powyzej zadanej wartosci fo. Gdy fwe > fo, to sygnal wyjsciowy ma miec wartosc 0, natomiast gdy fwe < fo, to na wysjciu powinien pojawic sie przebieg prostokatny o czestotliwosci 1/2 fwe."

    Nie bardzo wiem co i jak, na poczatku zaczelem od rysunku - schematu ideowego, ktory przedstawi mniej wiecej tok mojego rozumowania.

    Układ wykrywający zwiększanie się częstotliwości przebiegu

    Generowac impulsy maja 2 generatory GF1 i GF2, a porównywać impuls ma przedluzac generator astabilny 4047B. Oba generatory mają 7 przebiegów prostokątnym o jakimś tam czasie trwania w odniesieniu do okresu np 1/2 T. W jaki sposób mogę porównać obie częstotliwości? Mam wykonać tzw. tabele prawdy, zminimalizować ją i użyć odpowiednich bramek? Czy jest jakiś "automatyczny" sposób na to?

    Jak powinien wyglądać w miare poprawny schemat?

    W miare mozliwosci prosze, aby mnie nakierować na wlasciwe odpowiedzi. Chce sie jednak czegos nauczyc, a nie skorzystac z gotowca i zaliczyc laborke ;-)

    0 8
  • #2 11 Paź 2009 00:44
    cirrostrato
    Poziom 36  

    No to pierwsza podpowiedź: jeśli na wyjściu (przy pewnych podanych warunkach) ma być 1/2 fwej to najłatwiej podzielić tą częstotliwość wejściową dzielnikiem przez dwa (układów scalonych cała masa).Układ wykrywania częstotliwości większej niż zadana graniczna powinien sterować przełącznikiem dwu wejściowym, na jedno wejście podany przebieg 1/2 fwej a na drugie wejście zero . W sumie układ prosty ale nie chcesz gotowca, pochwalam.

    0
  • #3 11 Paź 2009 02:10
    immortallch
    Poziom 8  

    Z danych katalogowych 4047B wiem, ze w trybie astabilnym moge blokowac go "0" lub "1" podanym na wejscie A, zeby na wyjsciu Q uzyskac wypelnienie 1:2 (zwieksze wtedy dwukrotnie czestotliwosc). Wyjscie to podlacze do oscyloskopu, zeby uzyskac graficzny przebieg.

    Tak wiec wydaje mi sie ze mam juz koncowke. Teraz zostalo dla mnie najgorsze, czyli porownanie 2 impulsow. Nie wiem jak. Generatory GF1 i GF2 generuja 7 przebiegow (od a do h) z czego a,b,d,e,f,g maja te sama czestotliwosc, ale rozny wspolczynnik zapelnienia, przebieg c ma dwukrotnie wieksza czestotliwosc niz inne, a przebieg h jest pseudolosowy. Wiec tabela prawdy bylaby calkiem prosta do wykonania dla mnie, gdyby nie fakt ze nie wiem jak to bedzie z sygnalem h, co mi troche wiaze rece.

    Na pewno jest jakis sposob, zebym mogl co jakis bardzo krotki czas (moge go odpowiedno zadac) generowac impulsy za pomoca uniwibratora 74121/74123 (oba sa dostepne po 2 sztuki) aby zbadac czestotliwosc, chociaz nie wiem dokladnie jak. Moge prosic o wyjasnienie co i jak konkretniej?

    Tak wiec musze polaczyc GF1 z pierwszym uniwibratorem, GF2 z drugim, nastepnie zliczyc impulsy i w zaleznosci od tego na wyjsciu licznika powinno byc "0" lub "1" Licznik polaczymy z 4047B i powinno dzialac.

    Czy moj tok rozumowania jest dobry? Jesli sa ewentualne bledy w moim rozumowaniu to gdzie?

    0
  • #4 11 Paź 2009 09:16
    cirrostrato
    Poziom 36  

    immortallch napisał:
    Z danych katalogowych 4047B wiem, ze w trybie astabilnym moge blokowac go "0" lub "1" podanym na wejscie A, zeby na wyjsciu Q uzyskac wypelnienie 1:2 (zwieksze wtedy dwukrotnie czestotliwosc).

    Wypełnienie 1:2 to nie podział przez dwa, tego fragmentu nie rozumiem..

    0
  • #5 11 Paź 2009 14:51
    immortallch
    Poziom 8  

    dla U = 5V czas powtarzania impulsow przy pracy astabilnej: na wyjsciu G(OSC): tg = 2,20RC, na wysjciach Q: ta=4,40 RC

    Zrobilem rysunek nawet
    Układ wykrywający zwiększanie się częstotliwości przebiegu

    ...
    i teraz widze ze moj tok myslenia jest zly ;/ Moge prosic o wiecej podpowiedzi?

    0
  • #6 11 Paź 2009 16:06
    cirrostrato
    Poziom 36  

    W układzie , który masz zaprojektować nie porównuj częstotliwości przebiegów ale ich okresy powtarzania, w końcu to to samo, na wyjściu układu finalnego częstotliwość wyjściowa ma być dwa razy mniejsza niż wejściowa dla warunku jak podałeś, zastosowanie więc podziału przez dwa jest bezdyskusyjne. Na wejście jest podawany przebieg fwej o jakiejś częstotliwości, dzielimy go przez dwa dowolnym dzielnikiem (np. 4013 jeśli już stosujemy układy serii CMOS) i przebieg wyjściowy podajemy na wejście przełącznika dwu wejściowego (np poczwórny dwu wejściowy 4019, wykorzystujemy tylko jeden np nóżka 6), na drugie wejście (odpowiednio nóżka 7) podajemy zero logiczne, które ma się pojawić na wyjściu przełącznika (nóżka 10) jeśli fwej większa niż fzadana, sterowanie przełącznika 4019 to nóżki 9 i 14 ( 0/1 lub 1/0 na odpowiednich nóżkach). Jednocześnie napięcie fwej (z wejścia) jest podawane na uniwibrator monostabilny z funkcją wydłużania impulsu wejściowego (retriggerable) jeśli częstotliwość wejściowa jest większa(lub okres krótszy) od zadanego elementami RC uniwibratora , wybrał bym 4528 lub 4538 bo mają wyjścia Q proste i zanegowane odpowiednie do bezpośredniego starowania 4019.Zmieniając elementy RC uniwibratora można regulować dokładnie (R) i skokowo zakresy (C) częstotliwość ,powyżej której ....itd. Czyli wystarczą trzy scalaki jeśli nic nie pomyliłem, zlutujesz układ to zobaczysz.

    0
  • #7 11 Paź 2009 17:02
    immortallch
    Poziom 8  

    Ech, nadal nie bardzo rozumiem jak widac o co chodzi. Wiem ze ww. elementow nie bede mial dostepnych. To co moge uzyc to 2x 74121, 2x 74123, 74151, 74193, licznik 555, 2 przerzutniki D, 3 bramki NAND, 2 bramki NOT, i 3 bramki NAND z takim dziwnym wzorkiem w srodku (co to oznacza?) ewentualnie czy moge prosic jakis kontakt?

    0
  • #8 11 Paź 2009 17:55
    1078231
    Użytkownik usunął konto  
  • #9 11 Paź 2009 19:39
    cirrostrato
    Poziom 36  

    immortallch napisał:
    Ech, nadal nie bardzo rozumiem jak widac o co chodzi. Wiem ze ww. elementow nie bede mial dostepnych. To co moge uzyc to 2x 74121, 2x 74123, 74151, 74193, licznik 555, 2 przerzutniki D, 3 bramki NAND, 2 bramki NOT, i 3 bramki NAND z takim dziwnym wzorkiem w srodku (co to oznacza?) ewentualnie czy moge prosic jakis kontakt?
    Dzielnik przez dwa to przerzutnik D lub ,,kawałek" 74193, monostabilny 74123 ma (o ile pamiętam) funkcję wydłużania impulsów, przełącznik dwu wejściowy z 7400 (dwie kostki) da radę poskładać, książki ,,Układy scalone TTL" nie mam pod ręka (duuuży remont chałupy). I najważniejsze: jeszcze moment i narysował bym schemat ale to w końcu ty chcesz coś zrobić, na pw nie odpowiadam.

    0