Elektroda.pl
Elektroda.pl
X
Proszę, dodaj wyjątek www.elektroda.pl do Adblock.
Dzięki temu, że oglądasz reklamy, wspierasz portal i użytkowników.

Verilog - funkcja generująca opóźnienie

maciek11 05 Sie 2010 13:36 1431 2
  • #1 05 Sie 2010 13:36
    maciek11
    Poziom 17  

    Witam,

    Chciałem napisać w veriologu funkcję, która zrealizuje mi opóźnienie. Jest gotowe polecenie: #wartość, ale działa ono tylko w symulacji, a ja będę chciał porobić te opóźnienia fizycznie w układzie. Chcę zrobić funkcję do której przekazuję wartość opóźnienia. Czy da radę to zrobić i korzystać w niej z zewnętrznego clocka? Chodzi o to żeby przy każdym zboczu zegara inkrementować wartość licznika i sprawdzać czy jest to równe wartości przekazanej do funkcji. Wydaje mi się, że może być z tym problem, bo w tej funkcji musiałbym użyć polecenia always (tak mi się wydaje) albo raczej czegoś podobnego, bo ono w funkcji nie może być. Czy może ktoś mi podpowiedzieć jak to rozwiązać?

    0 2
  • #2 06 Sie 2010 00:03
    J.A
    Poziom 27  

    po prostu napisz modul opozniajacy, ktory ma sparametryzowane
    opoznienie i w odpowiednim miejscu wolaj ['instancjuj'] go, jak kazdy
    inny modul, z żądanym parametrem;
    J.A

    0
  • #3 12 Sie 2010 08:31
    maciek11
    Poziom 17  

    Dziękuję za odpowiedź. Napisałem dwa procesy - pierwszy który odmierza czas i ustawia odpowiednie flagi, oraz drugi który wykonuje już konkretne zadania.

    0