logo elektroda
logo elektroda
X
logo elektroda
REKLAMA
REKLAMA
Adblock/uBlockOrigin/AdGuard mogą powodować znikanie niektórych postów z powodu nowej reguły.

ATMega128 + JTAG ICE kłopot z debugowaniem

rpal 18 Sie 2010 20:32 832 0
REKLAMA
  • #1 8412785
    rpal
    Poziom 27  
    Przyznam się że zgłupiałem kompletnie, mój JTAG poprawnie działa ze wszystkimi ATMegami z wyjątkiem 128. Układ jest prosty, Reset podpięty przez 10 k do plusa, fakt że jest dodatkowa pamięć SRAM ale przecież tą można wyłączać. Kłopot polega na tym że odczyt sygnatury, zapis/odczyt pamięci oraz bitów konfiguracyjnych odbywa się bez problemu natomiast debugowania nie ma bo dioda ACK mryga jak oszalała a właczenie pauzy kończy się błedami odczytu rejestrów i pamięci SRAM. Czasem mi zaskakiwał ale przeważnie nie , zwarć nie ma, czy popędzam procka z oscylatora RC czy z zewnętrznego kwarcu nie ma żadnej różnicy. Prędkość zegara JTAG-a także nie ma nic do rzeczy, czy ktoś ma jakiś pomysł na ten dylemat. Co dziwne JTAG działa z odczepioną końcówką RESET.
    Sprawa jest bardzo dziwna po włączeniu zasilania napięcie na linii RESET w ciągu kilkudziesięciu sekund spada z ok 3,5V do 1,8 V sądzę że to jest przyczyną wszelkich kłopotów tylko czemu te napięcie tak pływa ?
  • REKLAMA
REKLAMA