[VHDL] Jak zrobić multipleksację w czasie na matrycy diod?

entity multiplekser is
	
	port(
		
		--		inputs	
		CLK : in STD_LOGIC;
		RESET : in STD_LOGIC;	  -- reset gry - ustawienie pozycji początkowych
		
		WIERSZ1_IN : in STD_LOGIC_VECTOR (0 to 7); -- (pierwszy wiersz szachownicy - dioda czerwona, drugi - zielona, itd)
			.
			.
		WIERSZ16_IN : in STD_LOGIC_VECTOR (0 to 7);
		
		--		outputs		-----------------------------------------------		
		
		KOLUMNA1: out STD_LOGIC;
		.
		.
		KOLUMNA8: out STD_LOGIC;
		
		CZERW_WIERSZ1: out STD_LOGIC;
		.
		.
		CZERW_WIERSZ8: out STD_LOGIC;
		
		ZIEL_WIERSZ1: out STD_LOGIC;
		.
		.
		ZIEL_WIERSZ8: out STD_LOGIC
		);
end multiplekser;


architecture multiplekser of multiplekser is
	

		-- sygnały - rejestry do zapisywania stanu poszczególnych wierszy
	signal CZERW_REG0 : std_logic_vector(0 to 7);
		.
		.
	signal CZERW_REG7 : std_logic_vector(0 to 7);
	
	signal ZIEL_REG0 : std_logic_vector(0 to 7);
		.
		.
	signal ZIEL_REG7 : std_logic_vector(0 to 7);

		-- rejestr przesuwny do multipleksowania (włączona tylko jedna kolumna)	
	signal KOLUMNY_SHIFT_REG : std_logic_vector(0 to 7);
	
	
		
		-- dla zegara 50 MHz licznik modulo 200000 generuje odstępy czasowe 4 msek
	constant divide_factor: integer := 200000;
	signal presc_mux: std_logic_vector(17 downto 0);	-- ten sygnał stanowi licznik modulo(divide_factor)
	
begin
	process (CLK, RESET) is
		variable i : integer := 0;			-- iterator dla wierszy
		variable check : integer := 0;			-- '1', jeśli był reser
	begin
		if RESET = '1' then
			presc_mux <= (others=>'0');
			check := 1;
			KOLUMNY_SHIFT_REG <= "10000000";
		elsif CLK'event and CLK = '1' then
			if check = 0 then
				KOLUMNA1 <= '0';
				.
				.
				KOLUMNA8 <= '0';
			elsif check = 1 then
				if i<8 then
					if presc_mux < (divide_factor-1) then
						
						if presc_mux < 10 then
							
							KOLUMNA1 <= '0';
							.
							.
							KOLUMNA8 <= '0';
							
							CZERW_REG0 <= WIERSZ1_IN;
							.
							.
							CZERW_REG7 <= WIERSZ15_IN;
							
							ZIEL_REG0 <= WIERSZ2_IN;
							.
							.
							ZIEL_REG7 <= WIERSZ16_IN;
							
							presc_mux <= presc_mux + 1;
							
						elsif presc_mux >= 10 then
							
							CZERW_WIERSZ1 <= CZERW_REG0(i);
							.
							.
							CZERW_WIERSZ8 <= CZERW_REG7(i);
							
							ZIEL_WIERSZ1 <= ZIEL_REG0(i);
							.
							.
							ZIEL_WIERSZ8 <= ZIEL_REG7(i);
							
							KOLUMNA1 <= KOLUMNY_SHIFT_REG(0);
							.
							.
							KOLUMNA8 <= KOLUMNY_SHIFT_REG(7);
							
							presc_mux <= presc_mux + 1;
							
						end if;
						
					else 
						
						KOLUMNY_SHIFT_REG <= KOLUMNY_SHIFT_REG(7) & KOLUMNY_SHIFT_REG(0 to 6);
						i := i+1;
						presc_mux <= (others => '0');
						
					end if;
				else
					i := 0;
				end if;
			end if;
		end if;
	
end multiplekser;

#Example
NET "red_o(0)" 	LOC = "A1" ; 
NET "red_o(1)" 	LOC = "A2" ; 
NET "red_o(2)" 	LOC = "A3" ;