Elektroda.pl
Elektroda.pl
X
Proszę, dodaj wyjątek dla www.elektroda.pl do Adblock.
Dzięki temu, że oglądasz reklamy, wspierasz portal i użytkowników.

Układ kontroli parzystości (laborka)

25 Lis 2004 19:18 3020 3
  • Poziom 17  
    Witam

    Należy zaprojektować układ generujący bit parzystości dla 8 bitowej liczby binarnej, oraz układ realizujący funkcję odwrotną czyli sprawdzający poprawność odebranej liczby 8 bitowej na podstawie bitu parzystości.
    W pierwszej metodzie należy wykorzystać licznik np. 74393 (wyjście Q0 informuje o stanie parzystości) w drugiej przerzutnik a trzecia ma być dużo prostsza od tych wymienionych (może na EX-OR'ach?)
    Szukałem w necie info na ten temat ale lichutko.
    Robił może ktoś tego typu sprawozdanie (na elce w dziale laboratoria nic ciekawego nie ma)?
    Symulacja ma być przeprowadzona w PSpice
  • Poziom 17  
    domyślam się, że odbiornik będzie wyglądał, np. tak
    jeśli nastąpi przekłamanie (ale nie dla parzystych ilości przekłamań-układ tego nie wykryje) w transmisji to na wyjściu OUT wystąpi stan wysoki
  • Poziom 17  
    No dobrze, ale jak mógłby wyglądać ten nadajnik (ewentualnie i odbiornik) z wykorzystaniem licznika (74393), dane muszą być wprowadzane szeregowo na wejście zegarowe (dane są na początku w postaci równoległej- załóżmy tak jak w przykładzie wyżej). Niestety nie znalazłem rejestru PISO (równoległo-szeregowego) 8 bitowego w PSpice :(
    Spróbowałem obejść ten problem przez zastosowanie multipleksera 8/1 (takowy jest), na wejściach (X0...X7) podałem dane wejściowe, adres zmieniałem za pomocą drugiego licznika 74393. Problem pojawił się, jeśli jedynka logiczna jest zaraz po innej (np. X3 i X4=1), wtedy licznik (ten właściwy) zliczy jeden impuls (a nie dwa). Można by go obejść np. przez podanie na wejście enable MUX odpowiednio przesuniętych sygnałów zegarowych, ale to komplikuje układ.
    Chciałbym rozwiązać problem parzystości (z licznikiem) w prostszy sposób.
    Czekam na propozycje