Witam Serdecznie !
Ponieważ to mój pierwszy post - chciałem przywitać wszystkich użytkowników.
Generalnie nie ukrywam, że do tej pory używałem tylko ATmega oraz Bascoma. Wymagania kolejnej konstrukcji zmusiły mnie do przesiadki na AVR studio 5 oraz AT32UC3L064. I tutaj oczywiście przesiadka na inne środowisko , język i procesor powoduje obijanie się o wiele problemów. Po kilku dniach porzuciłem ASF jako nie czytelne dla początkującego. Studiowanie dokumentacji i samodzielne operowanie
na rejestrach - chyba przynosi najlepsze skutki. Skonfigurowałem DFLL , jako żródło podałem osc0 "napędzany" zewnętrznie z generatora 12MHz. I tu pojawił się problem bo w dokumentacji max prędkość CPU oraz szyn PBA i PBB wynosi 50 MHz. A po konfiguracji DFLL powyżej 36 MHz procesor nie rusza. Po prostu nie działa i koniec. Czy ktoś spotkał się już z tym problemem ?
Dodam tylko że DFLL pracuje powyżej tej częstotliwości ponieważ po włączeniu podziału częstotliwości dla CPU oraz szyn procesor pracuje.
Pozdrawiam Serdecznie .
Ponieważ to mój pierwszy post - chciałem przywitać wszystkich użytkowników.
Generalnie nie ukrywam, że do tej pory używałem tylko ATmega oraz Bascoma. Wymagania kolejnej konstrukcji zmusiły mnie do przesiadki na AVR studio 5 oraz AT32UC3L064. I tutaj oczywiście przesiadka na inne środowisko , język i procesor powoduje obijanie się o wiele problemów. Po kilku dniach porzuciłem ASF jako nie czytelne dla początkującego. Studiowanie dokumentacji i samodzielne operowanie
na rejestrach - chyba przynosi najlepsze skutki. Skonfigurowałem DFLL , jako żródło podałem osc0 "napędzany" zewnętrznie z generatora 12MHz. I tu pojawił się problem bo w dokumentacji max prędkość CPU oraz szyn PBA i PBB wynosi 50 MHz. A po konfiguracji DFLL powyżej 36 MHz procesor nie rusza. Po prostu nie działa i koniec. Czy ktoś spotkał się już z tym problemem ?
Dodam tylko że DFLL pracuje powyżej tej częstotliwości ponieważ po włączeniu podziału częstotliwości dla CPU oraz szyn procesor pracuje.
Pozdrawiam Serdecznie .
