Elektroda.pl
Elektroda.pl
X
Proszę, dodaj wyjątek www.elektroda.pl do Adblock.
Dzięki temu, że oglądasz reklamy, wspierasz portal i użytkowników.

[VHDL] Projekt pamięci typu LIFO (stos)

Garrett1979 20 Mar 2012 11:18 906 0
  • #1 20 Mar 2012 11:18
    Garrett1979
    Poziom 1  

    Witam,
    Od razu podkreślam że w temacie VHDL'a i Quartusa jestem bardzo początkujący dlatego proszę o wyrozumiałość :) Ale do rzeczy.
    Mam do napisania moduł pamięci typu LIFO. W Quartusie z Sopc Buildera wybieram procesor, pamięć RAM oraz interfejs JTAG. Wygląda to w ten sposób:

    [VHDL] Projekt pamięci typu LIFO (stos)

    Do tak przygotowanego schematu mam dorzucić właśnie ten moduł pamięci LIFO. Mogę się posłużyć np tym kodem, dostosować go do swoich potrzeb.

    Code:
    http://vhdlguru.blogspot.com/2011/01/implementation-of-stack-in-vhdl.html


    Problem polega na tym, że nie wiem jak to wszystko poprawnie połączyć z szyną Avalon i zasymulować, sprawdzić czy działa poprawnie. Skąd dokąd mają przepływać dane, jakie zadanie ma w tym wszystkim procesor i pamięć RAM. Bo mogę przecież wziąć sam ten kod który znalazłem, (bez dołączania do tego procesora, RAM-u) wrzucić do Quartusa i zasymulować, ale nie o to chodzi w zadaniu :)

    Proszę pisać o sprawach nawet najbardziej błahych, bo jak wspomniałem na początku jestem w tym temacie kompletnym laikiem póki co :) Tak więc każda uwaga i pomoc będzie na miarę złota.

    Pozdrawiam

    0 0