logo elektroda
logo elektroda
X
logo elektroda
REKLAMA
REKLAMA
Adblock/uBlockOrigin/AdGuard mogą powodować znikanie niektórych postów z powodu nowej reguły.

Przetwornik analogowo cyfrowy MAX19506, skąd sygnał zegarowy?

Tajoka 30 Mar 2012 22:51 1207 1
REKLAMA
  • #1 10738489
    Tajoka
    Poziom 20  
    Witam. Mam następujący problem. Zdobyłem bardzo dobry przetwornik analogowo-cyfrowy MAX19506, jedyną przeszkodą przed prawidłowym funkcjonowaniem jest brak odpowiedniego źródła sygnału zegarowego. Uruchomiłem wstępnie przetwornik w współpracy z FPGA Cyclone II, zegar "robię" z generatora 25MHz puszczonego na PLL FPGA wyprowadzam zegar i jego negację aby uzyskać sygnał różnicowy. Jest to sposób chałupniczy, przetwornik oczywiście działa ale takie rozwiązanie nie może zostać. PLL w tym FPGA ma bardzo duży jitter a i sposób wyprowadzenia zegara jest bardzo nie poprawny, co w połączeniu z szybkimi obwodami wejściowymi daje błąd konwersji na poziomie kilkudziesięciu mV. Potrzebuję źródła sygnału zegarowego 100MHz o różnicowym wyjściu na poziomie od 0.4Vp-p do 2Vp-p i jak najmniejszym jitterze. Myślałem o generatorach w standardzie LVDS ale tam output swing to tylko 350mVp-p. W nocie katalogowej pokazany jest sposób "przerobienia" zegara single-ended na różnicowy, jednak jest trafo, którego parametry nie są mi znane. Bardzo proszę o wszelkie porady. Pozdrawiam.
  • REKLAMA
  • #2 10750484
    Tajoka
    Poziom 20  
    Przepraszam za post pod postem ale w ten sposób temat łatwiej może przysłużyć się błądzącym:) W w/w przetworniku ADC można stosować zegar single-ended bez żadnych udziwnień. Można to zobaczyć w dokumentacji zestawu ewaluacyjnego, w podstawowej nocie jest napisane także, że w trybie single-ended napięcie na CLK+ może wahać się od 0 do VCC a CLK- musi pozostać na potencjale max 0.1V.

    Temat do zamknięcia.
REKLAMA