LPC17xx - program działa, ale debugger ląduje w HardFault

#~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
#                       WGRANIE SOFTU
#~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

proc lpc1788_load_soft { } {
    echo " "
    echo "-- Loading image..."
	flash write_image dist/Debug/PolarisHP.elf 0 elf
}

#~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
#                       KONFIGURACJA EVENTÓW
#~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
$_TARGETNAME configure -event reset-init {
	# Do not remap 0x0000-0x0020 to anything but the flash (i.e. select
	# "User Flash Mode" where interrupt vectors are _not_ remapped,
	# and reside in flash instead).
	#
	# See Table 612. Memory Mapping Control register (MEMMAP - 0x400F C040) bit description
	# Bit Symbol Value Description Reset
	# value
	# 0 MAP Memory map control. 0
	# 0 Boot mode. A portion of the Boot ROM is mapped to address 0.
	# 1 User mode. The on-chip Flash memory is mapped to address 0.
	# 31:1 - Reserved. The value read from a reserved bit is not defined. NA
	#
	# http://ics.nxp.com/support/documents/microcontrollers/?scope=LPC1768&type=user

    echo "-- reset-init"
	mww 0x400FC040 0x01
}

$_TARGETNAME configure -event reset-start {
    echo "-- reset-start"
	jtag_khz 100
}

$_TARGETNAME configure -event gdb-attach {
    echo " "
    echo "-- GDB Connected ---------------------"

	reset init
	sleep 200
	soft_reset_halt
	sleep 100
	jtag_khz 1000
	lpc1788_load_soft
	echo " "
	echo "-- Run "
}

$_TARGETNAME configure -event gdb-detach {
    echo " "
    echo "-- GDB Disconnected ---------------------"
}

#~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
# OpenOCD Configuration File for KT-LINK and LPC1788
# 2012-03-21
#~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

echo " "
echo "-- Initialize ports"

# 0 - error 1 - warning 2 - info
debug_level 0

# Change the default telnet port...
telnet_port 4444
# GDB connects here
gdb_port 3333
# default tcl port
tcl_port 6666

echo " "
echo "-- Initialize JTAG interface"

interface ft2232
ft2232_device_desc "KT-LINK"
ft2232_layout ktlink
ft2232_vid_pid 0x0403 0xBBE2

# create target
echo " "
echo "-- Create target"

set _CHIPNAME 	LPC1788
set _CPUTAPID 	0x4ba00477
set _TARGETNAME $_CHIPNAME.cpu
set _CCLK 		4000

# LPC17XX -> SRST and TRST separated
reset_config trst_and_srst separate

#delays on reset lines
adapter_nsrst_delay 100
jtag_ntrst_delay 100

# how long SRST should be asserted
#adapter_nsrst_assert_width 100

jtag newtap $_CHIPNAME cpu -irlen 4 -expected-id $_CPUTAPID
target create $_TARGETNAME cortex_m3 -chain-position $_TARGETNAME

# LPC1788 has 32kB of SRAM In the ARMv7-M "Code" area (at 0x10000000)
# and 32K more on AHB, in the ARMv7-M "SRAM" area, (at 0x2007c000).
$_TARGETNAME configure -work-area-phys 0x10000000 -work-area-size 0x4000 -work-area-backup 0

# LPC1768 has 512kB of flash memory, managed by ROM code (including a
# boot loader which verifies the flash exception table's checksum).
# flash bank <name> lpc2000 <base> <size> 0 0 <target#> <variant> <clock> [calc checksum]
set _FLASHNAME $_CHIPNAME.flash
flash bank $_FLASHNAME lpc2000 0x0 0x80000 0 0 $_TARGETNAME lpc1700 $_CCLK calc_checksum

#~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

# Run with *real slow* clock by default since the
# boot rom could have been playing with the PLL, so
# we have no idea what clock the target is running at.
jtag_khz 100

echo " "
echo "-- Initialize device..."
init
reset halt

# use RCLK adaptive
#jtag_rclk 1000

#~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

echo " "
echo "-- Waiting for GDB..."

#~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
#                       WGRANIE SOFTU
#~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

proc lpc1788_load_soft { } {
    echo " "
    echo "-- Loading image..."
    flash write_image erase dist/Debug/PolarisHP.elf
}

#~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
#                       KONFIGURACJA EVENTÓW
#~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
$_TARGETNAME configure -event reset-init {
	# Do not remap 0x0000-0x0020 to anything but the flash (i.e. select
	# "User Flash Mode" where interrupt vectors are _not_ remapped,
	# and reside in flash instead).
	#
	# See Table 612. Memory Mapping Control register (MEMMAP - 0x400F C040) bit description
	# Bit Symbol Value Description Reset
	# value
	# 0 MAP Memory map control. 0
	# 0 Boot mode. A portion of the Boot ROM is mapped to address 0.
	# 1 User mode. The on-chip Flash memory is mapped to address 0.
	# 31:1 - Reserved. The value read from a reserved bit is not defined. NA
	#
	# http://ics.nxp.com/support/documents/microcontrollers/?scope=LPC1768&type=user

    echo "-- reset-init"
	mww 0x400FC040 0x01
}

$_TARGETNAME configure -event reset-start {
    echo "-- reset-start"
	jtag_khz 100
}

$_TARGETNAME configure -event gdb-attach {
    echo " "
    echo "-- GDB Connected ---------------------"

	reset init
	sleep 200
	jtag_khz 1000
	lpc1788_load_soft
	echo " "
	echo "-- Run "
}

$_TARGETNAME configure -event gdb-detach {
    echo " "
    echo "-- GDB Disconnected ---------------------"
}

$_TARGETNAME configure -event gdb-attach