Dokumentacja AD9834 zaleca rozdzielenie pól mas i połączenie je w jednym punkcie najbliżej DDS jak to możliwe więc dlatego tak zrobiłem.
Dodatkowo ścieżki zasilające powinny być najszersze jak to możliwe, co staram się także zapewnić.
Natomiast sygnały cyfrowe jak np. zyg. zegarowy powinien być otoczony masą cyfrową i powinno się unikać krzyżowania ich oraz bliskości z liniami analogowymi.
Ogółem jest napisane że to dość ważna sprawa, więc wolał bym się do tego zastosować.
W sumie jedyne sygnały jakie przechodzą pomiędzy masą cyfrową a analogową pochodzą z DAC'a a i je także filtruję przy pomocy kondensatorów tuż przy przejściu pomiędzy masami.
Na co dzień korzystam z PM3055 (50MHz), ale może niedługo będę miał jego wersję 100MHz.
Pytałeś o rozdzielenie mas "PWM i SIN" co zrozumiałem jako dwie masy pomiędzy którymi będą przechodzić sygnały analogowe, teraz mówisz o masie analogowej i cyfrowej. Rozdzielać masy warto, wtedy kiedy pozwala to ograniczyć przenikanie zakłóceń, jeśli z jednego układu do drugiego będzie przechodził jakiś sygnał analogowy, którego pasmo użyteczne pokrywa się z widmem zakłóceń (nie można filtrować) to jest to skuteczny sposób na wprowadzenie zakłóceń do układu.
Na oscyloskopie 50MHz wiele nie zobaczysz (czas narastania 7ns nie licząc sondy) W zasadzie nie będzie wiadomo, czy twój generator osiągnął wymagane parametry, czy nie, może przydało by się uzyskać dostęp (choćby na krótko) do czegoś znacznie szybszego (>100MHz)
Mam problem jeszcze z komparatorem do tego PWM.
Mianowicie nie mogę znaleźć wystarczająco szybkiego, więc pomyślałem że zrobię go z wzmacniacza op. Niestety wadą takiego rozwiązania jest że Uwyj będzie bliskie Uzas, a jednocześnie nie mogę zmniejszyć napięcia zasilania do poziomu gdzie np. Uwyj wynosiło by około 5V ponieważ SR bardzo spadnie i zbocze będzie za mało strome.
Można by wykorzystać diodę zenera do ograniczenia amplitudy, ale one też są dość wolne...
I stoję w ślepym punkcie, nie wiem co teraz...
Na wstepie: Chyba nie PWM, tylko fale prostopkatna masz na mysli, zgadza sie?
Problem glowny, jaki tu widze lezy w tym, ze oprocz amplitud wyjsciowych, zarowno sinus, jak i prostokata, nie sprecyzowales jednego istotnego wymagania - czasu narastania zbocza prostokata, ani jego tolerowalnych znieksztalcen (przerostow: overshoot/undershoot). A dopoki tego nie uczynisz, dyskusja wydaje sie prowadzic do nikad. No, chyba ze zrezygnujesz z "hucznie zapowiadanych" 20Vpp i zejdziesz na poziomy rzedu 2Vpp, gdze problemy staja sie daleko prostsze, nawet dla czasow narastania rzedu 1-2 ns (10%-90%).
ADI-mistrzu wrote:
I jeszcze jedno pytanie mam:
Czy do każdego opornika (przez który będzie przepływać prąd o w.cz.) nie powinienem dać równolegle niewielkiego trymera?
Aaa... i jeszcze jedno, jak rozdzielić masy i zasilania? W tej chwili rozdzieliłem zasilanie dla układów cyfrowych i analogowych, ale gdzie przydzielić układy od PWM?
Bo mam obawy że jeśli podłącze je do masy zasilania (i masy) analogowej to będą mi wprowadzać szumy w przebieg sin, zaś jeśli podłącze do cyfrowego to natomiast w przebiegu prostokątnym odbiją się sygnały z układów cyfrowym.
Może najlepiej w takim razie zrobić 3 masy, jedna cyfrowe, drugie analogowe i 3 PWM?
Jesli kanal fali prostokatnej zrealizujesz w technice 50 Ohm, jak przyzwoitosc nakazuje, wszelkie trymery sa zbedne.
Jesli uzyjesz wyjsc komplementarnych sinus DDS jako zrodlo dla fali prostokatnej, jego (sinusa) limitacje mozesz zrealizowac na szybkich "line receivers" w technologii ECL, ktora jest z zasady "niskoszumna" dla szyn zasilania i dobrze toleruje sygnaly "common mode", co niejako samorzutnie rozwiazuje wszelkie problemy dystrybucji masy.
Co do oscyloskopu, wymagane pasmo -3dB (BW minimum):
BW [MHz] ≈ 350/tr, tr - czas narastania impulsu [ns]
Tak, fala prostokątna tylko z możliwością regulacji wypełnienia.
2.5Vpp teraz już tylko chcę dla prostokąta, tak aby po dodaniu 2.5V składowej stałej uzyskać przebieg prostokątny 0-5V.
Czas narastania właśnie tak 10% przy 40MHz chciał bym co najmniej uzyskać, więc te 1.2ns.
Wyjścia oczywiście 50 Ohm.
Niestety nie wiem jak zrobić przebieg prostokątny na receivers'ach i mieć do tego możliwość regulacji wypełnienia.
Tak na razie wygląda schemat za DDS, nie ma tam jeszcze oporników 50Ω na wyjściach.
Do pinów zasilających układy dołożę jeszcze kondensator 1nF, ale już go nie umieszczam na schemacie bo przylutuje go po prostu na ten 100nF.
Czyli jak widać, sygnał z DDS jest wzmacniany do 5V przy pomocy wzmacniacza różnicowego. Dalej następnie przebieg sin lub trójkątny mnożony jest jeszcze dwukrotnie aby uzyskać 10Vpp. Przy SR 4100V/µs wyszło mi z obliczeń że powinno dać radę spokojnie na tym ostatnim wzmacniaczu. Umożliwia on od razu dodanie składowej stałej max 10V, ale to maksimum które będzie programowo ograniczane aby amplituda tej wartości nie przekroczyła.
Przebieg prostokątny z regulacją wypełnienia tworzę za pomocą przebiegu trójkątnego z DDS po wzmocnieniu do 5V. Tutaj już błąd widzę, bo komparator powinien go pobierać nie zza AD835 a za wzmacniaczem różnicowym (IC5A).
Dalej regulacja amplitudy odbywa się przed wzmacniacz odejmujący i obcinaniu dolnej połówki przy pomocy diody. Na końcu wzmacniacz do dodawania składowej stałej.
Tutaj natomiast widać płytkę którą na razie zrobiłem.
Jest to jedna z 2, ale druga posiada samą logikę do sterowania (LCD, kontroler, przyciski itd.) więc nie zamieszczałem. 3 pinowe złącze po prawej jest zasilające, dostarcza 5V dla logiki i 5V dla układów analogowych (oddzielne filtrowanie) i masę. Dalej jest złącze 6 pinowe do sterowania (szyna komunikacyjna) i na końcu wyjście z enkodera.
Jak widać masy są rozdzielone i połączone w jednym miejscu, pod DDS za pomocą 0R. Każdy układ posiada swój kondensator 10uF, 100nF i 1nF najbliżej jak się da.
Układy też są dość blisko siebie aby maksymalnie skrócić ścieżki.
Widać jeszcze 2 cewki w okolicach enkodera, są one od przetwornic dwóch które generują mi ±13.5V. Tutaj nie widać ale są zrobione puste pola od maski do których będzie przylutowana metalowa obudowa osłaniająca cewki, aby zmniejszyć ich szum dla innych układów.
Ale czy taka eliminacja szumów wystarczy? Niestety przetwornice nie zmieszczą mi się na druga płytkę.
Napięcie z przetwornic na "wyspie" cyfrowej jest już filtrowane, przechodzi na część analogową przez niewielkie dławiki i tam ponownie jest filtrowane.
Jak się na to zapatrujecie? Co pozmieniać lub co robię karygodnie?
Pozdrawiam i dziękują już za pomoc którą ofiarowaliście, przy tym projekcie dzięki wam naprawdę dużo nowej wiedzy zdobędę.
Dobrze, ze wreszcie jasne jest, ze chcesz dla prostokata: regulacje PWM oraz regulacje amplitudy oraz regulacje skladowej DC na wyjsciu oraz szybkich zbocz.
Dla sinusa: regulacje amplitudy oraz skladowej DC.
Wszystko ma byc male i ciasno upakowane.
Wygorowane i trudne w realizacji wymagania.
W szczegolnosci nie rozumiem, po co regulacja skladowj DC dla wyjscia SIN, oraz amplitudy dla wyjscia prostokata. Tego sie zwyczajowo nie robi.
Po co amplituda SIN wyzsza niz 2-4 Vpp (10-13 dBm)? Tego tez sie zazwyczaj nie robi.
Problem zasadniczy widze w tym, ze Twoj projekt fizycznie wyprzedzil niejako zalozenia, wzglednie trzymales je (zalozenia) w tajemnicy i skapo sie nimi dzielisz, co nie ulatwia dyskusji trtafnosci rozwiazan. Chyba zrozumiale ...
Tak, czy siak, ten projekt, w tej postaci, pomijajac fragmenty, odrzucilbym jako calosc.
ADI-mistrzu wrote:
Czyli jak widać, sygnał z DDS jest wzmacniany do 5V przy pomocy wzmacniacza różnicowego. Dalej następnie przebieg sin lub trójkątny mnożony jest jeszcze dwukrotnie aby uzyskać 10Vpp. Przy SR 4100V/µs wyszło mi z obliczeń że powinno dać radę spokojnie na tym ostatnim wzmacniaczu. Umożliwia on od razu dodanie składowej stałej max 10V, ale to maksimum które będzie programowo ograniczane aby amplituda tej wartości nie przekroczyła.
Przebieg prostokątny z regulacją wypełnienia tworzę za pomocą przebiegu trójkątnego z DDS po wzmocnieniu do 5V. Tutaj już błąd widzę, bo komparator powinien go pobierać nie zza AD835 a za wzmacniaczem różnicowym (IC5A).
Dalej regulacja amplitudy odbywa się przed wzmacniacz odejmujący i obcinaniu dolnej połówki przy pomocy diody. Na końcu wzmacniacz do dodawania składowej stałej.
Tutaj natomiast widać płytkę którą na razie zrobiłem.
Jest to jedna z 2, ale druga posiada samą logikę do sterowania (LCD, kontroler, przyciski itd.) więc nie zamieszczałem. 3 pinowe złącze po prawej jest zasilające, dostarcza 5V dla logiki i 5V dla układów analogowych (oddzielne filtrowanie) i masę. Dalej jest złącze 6 pinowe do sterowania (szyna komunikacyjna) i na końcu wyjście z enkodera.
Jak widać masy są rozdzielone i połączone w jednym miejscu, pod DDS za pomocą 0R. Każdy układ posiada swój kondensator 10uF, 100nF i 1nF najbliżej jak się da.
Układy też są dość blisko siebie aby maksymalnie skrócić ścieżki.
Widać jeszcze 2 cewki w okolicach enkodera, są one od przetwornic dwóch które generują mi ±13.5V. Tutaj nie widać ale są zrobione puste pola od maski do których będzie przylutowana metalowa obudowa osłaniająca cewki, aby zmniejszyć ich szum dla innych układów.
Ale czy taka eliminacja szumów wystarczy? Niestety przetwornice nie zmieszczą mi się na druga płytkę.
Napięcie z przetwornic na "wyspie" cyfrowej jest już filtrowane, przechodzi na część analogową przez niewielkie dławiki i tam ponownie jest filtrowane.
Jak się na to zapatrujecie? Co pozmieniać lub co robię karygodnie?
Pozdrawiam i dziękują już za pomoc którą ofiarowaliście, przy tym projekcie dzięki wam naprawdę dużo nowej wiedzy zdobędę.
Za Twoim opisem trudno nadazyc. Zbyt latwo i w zbyt niezrolzumialy sposob wzmacnia Ci sie ten sygnal.
Dyskutujesz detale PCB i montazu, kiedy schemat ukladu jeszcze nie jest zafiksowany?
ADI, mistrzu, opamietaj sie!
ADI-mistrzu wrote:
Tak, fala prostokątna tylko z możliwością regulacji wypełnienia.
2.5Vpp teraz już tylko chcę dla prostokąta, tak aby po dodaniu 2.5V składowej stałej uzyskać przebieg prostokątny 0-5V.
Czas narastania właśnie tak 10% przy 40MHz chciał bym co najmniej uzyskać, więc te 1.2ns.
Wyjścia oczywiście 50 Ohm.
Niestety nie wiem jak zrobić przebieg prostokątny na receivers'ach i mieć do tego możliwość regulacji wypełnienia.
Tak na razie wygląda schemat za DDS, nie ma tam jeszcze oporników 50Ω na wyjściach. ...
Czegos tu nie rozumiem. Dodanie 2.5V DC nie zmieni sygnalu 2.5Vpp na 0-5V (=5Vpp).
Proponowalbym wiecej dyscypliny w komunuikacji, bo tak luzny jezyk nie zacheca do dyskusji.
Pare uwag ad meritum.
Wartosc R17 bez sensu.
Jest zasada, aby wykorzystywac maksymalny dostepny poziom sygnalu wyjsciowego DDS, tutaj ok. 800mVpp, a nie redukowac go bez potrzeby do 100 mV po to, by go pozniej desperacko wzmacniac.
Brak filtra Nyquista dla wyjscia SIN.
Dla SIN wyjsce DDS zawiera liczne produkty syntezy (tzw. spurs), dlatego nalezy uzyc filtru Nyquista, inaczej te spurs mieszaja sie na pierwszym napotkanym elemencie aktywnym i nastepuje ich tzw. fold-back (pojawiaja sie jako juz nieusuwalne pasozytnicze elementy w spektrum sygnalu uzytecznego). Powinno to byc oczywiste dla uzytkownikow produktow DDS, ale, jak widac, nie jest.
Wykorzystujac obydwa wyjscia IOUT tego DDS mozna jednym zasilic filtr Nyquista (low pass, Fc > 50 MHz) dopasowany na wejsciu do zalecanych 200 Ohm, a na wyjsciu, jak pasuje.
Standardowo ten DDS oferuje ok. 800 mVpp, wiec po modulacji amplitudy, sygnal mozna wzmocnic do zadanych kliku Vpp przy pomocy szybkiego WO (lub kaskady), po czym podac na bufor wyjsciowy gwarantujacy szerokopasmowo impedancje 50 Ohm na wyjsciu.
Dla WO oraz bufora istotnymi parametrami sa nie slew rate, ale "full bandwith" amplituda p-p i/lub "power bandwith" dla zakladanej amplitudy wyjscia oraz poziom znieksztalcen harmonicznych przy maksymalnym poziomie sygnalu.
Do regulacji amplitudy mozna uzyc multiplier AD835 zapiety tuz za filtrem Nyquista. Wejcie "Z" tegu ukladu daje moznosc regulacji skladowej DC, jesli juz konieczna, ale wtedy kolejne stopnie wzmocnienia musza byc w stanie przeniesc poziomy chwilowe (bezwzgledne) sygnalu, bez znieksztalcen (input & output level compliance).
Drugie wyjscie IOUT podac bez filtracji wprost na komparator. MAX9690 nadaje sie pierwszorzednie. Zwroc uwage, ze ma on wyjscie standardowe ECL (zakres ok. -1V ... -0,2V). Wyjscie to mozna wprost, wzglednie poprzez line driver (ECL) przeslac linia symetryczna o adekwatnej impedancji falowej do modulu wyjsciowego, ktory bedzie odseparowany od ukladow sygnalu SIN, ze wzgledu na silne zaklocenia jakie wprowadzaja szybkie zbocza prostokata. Zauwaz, ze skok 5V na impedancji 50 Ohm oznacza skok pradu 0,1A, co przy czasach narastania rzedu 1-2 ns generuje silne zaklocenia w zakresie spektrum 200-500 MHz.
Na wyjsciu tego modulu, przy zalozonej szybkosci zbocz oraz amplitudy wzmacniacze operacyjne, nawet najszybsze z linii oferowanych przez TI, sie nie nadaja, i to z kilku wzgledow. Wystarczy z uwaga i zrozumieniem przejrzec ich specs z data sheets, aby to pojac.
Rozwiazanie takiego stopnia nie jest tak trywialne, jak proponujesz.
Tym sposobem mozna wydzielic dwa oddzielne pod-projekty, ktore latwiej jednoznacznie i klarownie sprecyzowac.
Unikniesz tym sposobem grochu z kapusta, jak to teraz wyglada.
Filtr miał być,ale z racji że znajdowałem tylko dość złożone wzory na jego obliczenie to zostawiłem go na koniec.... i zapomniałem o nim.
Odnośnie przebiegów, do niczego nie przydał by się przebieg sin ±5V lub 0-5V? Wydaje mi się że możliwość takiej regulacji mogła by być przydatna, ale może mi się tylko wydaje.
Mam pytanie odnoście dokumentacji AD812, na 7 stronie jest wykres 15. Dobrze czytam że ten wzmacniacz da radę przenieść amplitudę 5Vpp tylko do 20MHz?
Szukam takiej informacji na temat WO LM7171, ale tam już nie mogę znaleźć tego. Wszak z parametrów które tam widzę ten wzmacniacz powinien się nadawać do projektu.
Co do przebiegu prostokątnego, to w takim razie się jeszcze nad nim zastanowię.
Ale na razie jedyny pomysł jaki przychodzi mi do głowy, to jeśli faktycznie będzie taki problem z 5Vpp na wyjściu dla 40MHz, to ponownie ograniczyć to po prostu programowo do wartości które da radę przenieść WO, czyli np. do proponowanych przez kolegę 2Vpp.
Ale to teraz takie moje gdybanie...
P.S.
Z datasheet AD9834 wyczytałem że Vout maksymalne to 600mV. Ale nie łatwiej np. ustawić na 500mV (jeśli już musi być bliskie maksimum) i tą wartość powielać? Łatwiejsza by była ta wartość w późniejszyh obliczeniach.
Z datasheet AD9834 wyczytałem że Vout maksymalne to 600mV. Ale nie łatwiej np. ustawić na 500mV (jeśli już musi być bliskie maksimum) i tą wartość powielać? Łatwiejsza by była ta wartość w późniejszyh obliczeniach.
Łatwiejsza by była ta wartość w późniejszyh obliczeniach? Hmmm, wszystko kwestia priorytetow.
W tym data sheet jest tez podana zaleznosc Iout od Rset. Ale to oczywiscie informacja tylko dla tych, ktorzy nie leca na latwizne.
ADI-mistrzu wrote:
Odnośnie przebiegów, do niczego nie przydał by się przebieg sin ±5V lub 0-5V? Wydaje mi się że możliwość takiej regulacji mogła by być przydatna, ale może mi się tylko wydaje.
Raz przydatna, raz klopotliwa.
Gdybys chcial uzyc generatora z nominalnym wyjsciem 10 V jako zrodlo sygnalow na poziomie 1 uV, potrzebujesz atenuatora RF o tlumieniu 140 dB. Kiedy znajdziesz atenuator, okaze sie, ze nie masz kabla o wystarczajacym tlumieniu ekranowania.
ADI-mistrzu wrote:
Mam pytanie odnoście dokumentacji AD812, na 7 stronie jest wykres 15. Dobrze czytam że ten wzmacniacz da radę przenieść amplitudę 5Vpp tylko do 20MHz?
Dobrze czytasz.
Czytac data sheets trzeba umiec. Trzeba miec swiadomosc, ze kazdy producent w data sheets swoich produktow stara sie jak tylko moze, wyeksponowac zalety oraz przypudrowac (albo nawet zniknac) wszelkie ich niedociagniecia. Dlatego z niektorych data sheets trudno wyluskac szukane informacje.
Dlatego tez, aby sobie zaoszczedzic czasu na zgadywanki i zyczeniowe doszukiwanie sie pozadanych parametrtow, nalezy zawsze wychodzic z zalozen:
Quote:
1. Kiedy jakis pozadany, istotny parametr nie jest w data sheets explicite zagwarantowany wzglednie udokumentowany, produkt go najprawdopodobniej nie spelnia.
2. W data sheets produktu jakiego szukales, ten najbardziej pozadany parametr bedzie najpewniej wyszczegolniony na pierwszej stronie, wytluszczonym drukiem, ten niepozadany, bedzie potraktowany pudrem i wyszczegolniony na ostatnim miejscu, o ile w ogole sie pojawi.
ADI-mistrzu wrote:
Szukam takiej informacji na temat WO LM7171, ale tam już nie mogę znaleźć tego. Wszak z parametrów które tam widzę ten wzmacniacz powinien się nadawać do projektu.
Patrz Closed Loop Frequency Response vs. Input Signal Level, Total Harmonic Distortion vs. Frequency, Undistorted Output Swing vs. Frequency etc., strony 13 i 14.
No i jak?
ADI-mistrzu wrote:
Co do przebiegu prostokątnego, to w takim razie się jeszcze nad nim zastanowię.
Ale na razie jedyny pomysł jaki przychodzi mi do głowy, to jeśli faktycznie będzie taki problem z 5Vpp na wyjściu dla 40MHz, to ponownie ograniczyć to po prostu programowo do wartości które da radę przenieść WO, czyli np. do proponowanych przez kolegę 2Vpp.
Ale to teraz takie moje gdybanie...
Problemem nie jest 40 MHz, a szybkosc zbocz i amplituda.
Dla tr = 1ns oraz amplitudy wyjsciowej 5Vpp w systemie 50 Ohm potrzebujesz wzmacniacza wyjsciowego z SR > 10000/us przy amplitudzie wyjscioiwej 10 Vpp minimum oraz pradzie wyjscia 0,1A minimum.
To, jak widze, musisz najpierw zrozumiec.
Tak śledzę ten temat, bo coś tam pisałem w pierwszych postach - ale temat zawrócił dookoła do tego samego problemu o którym tam pisałem, i o którym pisze teraz kol. nemo07.
Nierealistyczne założenia, widoczne od samego początku.
Wg mnie - tu proszę autora o zrozumienie moich dobrych intencji - temat trudny, i zbyt trudny dla niego. Trudny też i dlatego, bo oparty o SMD, gdzie możliwość zmian, poprawek i eksperymentowania jest bardzo ograniczona - układ musi być zaprojektowany poprawnie w każdym szczególe.
...
Gdybys chcial uzyc generatora z nominalnym wyjsciem 10 V jako zrodlo sygnalow na poziomie 1 uV, potrzebujesz atenuatora RF o tlumieniu 140 dB.
...
Tak, ale jeśli generator posiada regulowaną amplitudę i ustawimy ją powiedzmy na 10mV, to potrzebne tłumienie będzie prawie o połowę mniejsze, około 80db.
A w razie potrzebnej wyższej amplitudy nie trzeba jej wzmacniać.
Ale to moje rozmyślenia.
nemo07 wrote:
...
Dla tr = 1ns oraz amplitudy wyjsciowej 5Vpp w systemie 50 Ohm potrzebujesz wzmacniacza wyjsciowego z SR > 10000/us przy amplitudzie wyjscioiwej 10 Vpp minimum oraz pradzie wyjscia 0,1A minimum
Jak wyszło 10'000V/µs? Przy tr=1ns i 5Vpp wychodzi mi dokładnie 5kV/µs co THS3001 spełnia, resztę parametrów muszę przejrzeć, z powodu że od tyg. jestem na wyjeździe miałem ograniczony dostęp do internetu i nie zajmowałem się projektem. Dziś będę miał czas aby przeczytać dokładnie datasheet.
Znacie jakąś polecaną lekturę odnośnie układów wysokiej częstotliwości i na jakie elementy/parametry trzeba zwracać uwagę? Czy raczej tutaj praktyka jest głównym źródłem wiedzy?
...
Gdybys chcial uzyc generatora z nominalnym wyjsciem 10 V jako zrodlo sygnalow na poziomie 1 uV, potrzebujesz atenuatora RF o tlumieniu 140 dB.
...
Tak, ale jeśli generator posiada regulowaną amplitudę i ustawimy ją powiedzmy na 10mV, to potrzebne tłumienie będzie prawie o połowę mniejsze, około 80db.
A w razie potrzebnej wyższej amplitudy nie trzeba jej wzmacniać. ...
Nooo, ... nie "o połowę mniejsze", ale 1000-krotnie. Subtelna roznica.
Dokladanie wzmocnienia przyniesie ze soba problemy, ktore nie byly tu nawet poruszane. Chcialem je tylko zasygnalizowac.
Zrobisz sobie przysluge, jesli pozostaniesz przy poziomie jaki daje DDS.
ADI-mistrzu wrote:
nemo07 wrote:
...
Dla tr = 1ns oraz amplitudy wyjsciowej 5Vpp w systemie 50 Ohm potrzebujesz wzmacniacza wyjsciowego z SR > 10000/us przy amplitudzie wyjscioiwej 10 Vpp minimum oraz pradzie wyjscia 0,1A minimum
Jak wyszło 10'000V/µs? Przy tr=1ns i 5Vpp wychodzi mi dokładnie 5kV/µs co THS3001 spełnia, ...
Pomysl o klasycznym ukladzie z teorii obwodow: idealne zrodlo napieciowe z idealna impedancja wewnetrzna (Zg = 50 Ohm - const) oraz idealny odbiornik ZL = RL = 50 Ohm - const, ewentualnie odbiornik polaczony kablem o idealnej impedancji Zo = 50 Ohm - const.
Z tego ukladu wynikaja podane liczby.
Dalsza konsekwencja jest, ze w przypadku zwarcia na wyjsciu (ZL = 0) generator musi przezyc bez uszczerbku przeciazenie pradem 0.2A.
Powinno byc dosc oczywiste, ze pojedynczy THS3001 nie spelni oczekiwan. Przyjrzyj sie chocby charakterystykom: closed-loop output impedance vs frequency (dla G = +2), large signal pulse response (i wartosci RL).
Z pobieznjej analizy wynika, ze nalezaloby polaczyc trzy takie IC's rownolegle, aby mogly one bezpiecznie i w miare poprawnie sterowac linie 50 Ohm, akceptujac przy tym szybkosci zbocz rzedu 3 ns oraz wynikle znieksztalcenia fali (przerosty, ringing, etc.).
Wyprzedzajac pytanie, uklady wyjsciowe generatorow szybkich impulsow trudno zbudowac z komercyjnie osiagalnych elementow. Sa rozwiazaniami z kategorii "state-of-the-art" i zwykle realizowane jako "customer-designs", na bazie najszybszych technologii (SiGe, GaAs itp.).
ADI-mistrzu wrote:
... Znacie jakąś polecaną lekturę odnośnie układów wysokiej częstotliwości i na jakie elementy/parametry trzeba zwracać uwagę? Czy raczej tutaj praktyka jest głównym źródłem wiedzy?
Praktyka jest nieodzowna dla konstruktora.
Pomijajac dosc gruntowna wiedze z wybranych dzialow teorii obwodow i miernictwa RF, istotne jest tu zrozumienie teorii linii transmisyjnych (niedopasowania, refleksje itd.) i calej reszty problemow zwiazanych z technologiami (wlasciwosci czestotliwosciowe elementow aktywnych, pasywnych, modele SPICE, technika microstrip).
Wypada tez umiec liczyc uklady, przynajmniej te elementarne.
Googlaj:
high speed system design
W takim przypadku chyba najlepiej będzie zrobić tak, że zbuduję po prostu prosty generator już bez tych "wynalazków" moich i dzięki niemu będę mógł chociaż w praktyce zobaczyć jak co się zachowuje.
Czyli dam filtr za wyjściem DDS, za nim multiplier AD835 z regulacją składowej przez jego wejście Z jak zalecałeś i na końcu wzmacniacz podwajający nieodwracający. W takim przypadku DDS na wyjściu miał by 500mV, multiplier by go mnożył 5x do 2.5V a wzmacniacz końcowy do 5V.
To już raczej jest znacznie prostsze i bez zbędnego kombinowania, amplituda 5Vpp dla sin i trójkąta.
Jedynie z tym przebiegiem prostokątnym nie wiem, bo regulację amplitudy i offsetu można już sobie darować, jak zdobędę więcej wiedzy i doświadczenia to najwyżej w nowym generatorze zrobię (jeśli faktycznie będzie taka potrzeba).
Ale regulację wypełnienia jednak bym zostawił, ale MAX9690 trochę sprawę utrudnia, bo jego poziom napięć wyjściowych wymusza wręcz zastosowanie jakiegoś dodatkowego układu i tutaj już ręce rozkładam, bo jedynie do głowy przychodzi mi to dać na wyjściu szybki tranzystor PNP w układzie OC z emiterem podłączonym do zasilania przez rezystor. Kolektor oczywiście także przez rezystor do masy.
... Jedynie z tym przebiegiem prostokątnym nie wiem, bo regulację amplitudy i offsetu można już sobie darować, jak zdobędę więcej wiedzy i doświadczenia to najwyżej w nowym generatorze zrobię (jeśli faktycznie będzie taka potrzeba).
Ale regulację wypełnienia jednak bym zostawił, ale MAX9690 trochę sprawę utrudnia, bo jego poziom napięć wyjściowych wymusza wręcz zastosowanie jakiegoś dodatkowego układu i tutaj już ręce rozkładam, bo jedynie do głowy przychodzi mi to dać na wyjściu szybki tranzystor PNP w układzie OC z emiterem podłączonym do zasilania przez rezystor. Kolektor oczywiście także przez rezystor do masy.
Pojedynczy tranzystor to niezbyt dobry pomysl.
MAX9690 ma wyjscie kompatybilne do ECL, co zapewnia niskie zaklocenia w systemie tak dlugo, dopoki sygnal jest obrabiany roznicowo. A poniewaz w stopniu wyjsciowym jest konieczna konwersja do sygnalu postaci "single sided", i sam ten stopien ma pracowac z szybkimi zboczami oraz duzymi amplitudami, sensowne jest rozdzielenie stopnia wyjsciowego jako oddzielnego modulu. Szyny zasilania tego modulu powinny byc tez dobrze odsprzezone od zasilania reszty, ktora mozna traktowac jako analogowa (DDS, tor SIN i komparator) (*).
Wyjscia Q i /Q tego komparatora, jak kazdego ukladu ECL, sa w stanie pracowac jako roznicowy line driver, zdolny do zasilenia linii 50-120 Ohm.
Stosujac na drugim koncu linii (w module wyjsciowym) roznicowy line receiver (lub ekwiwalent) zachowasz integralnosc sygnalu przy minimum zaklocen.
W standardzie ECL (Vdd = 0V = GND, Vee = -5.2V, Vtt = -2v) linia transmisyjna jest niedopasowana od strony transmitera, a po stronie RX jest terminowana impedamcja carakterystyczna (wartosc moze lezec w zakresie 50-150 Ohm) do Vtt.
W tym zakresie impedancji leza zarowno "twisted pair" (skretka), jak i plaskie kable "ribbon"
http://www.ece.unm.edu/~jimp/650/slides/ribbon_cables.pdf Linia moze tez byc typu (differential wzglednie coplanar) microstrip na materiale PCB (typowo FR4), ale w przypadku kiepskiej separacji fizycznej (upakowanej konstrukcji) trzeba wziac pod uwage koniecznosc starannej izolacji stopnia wyjsciowego od reszty (odsprzezenia zasilan i ew. ekranowania calego stopnia), aby uniknac problemow z zaindukowanym jitter na wejsciu CK do DDS.
Po stronie RX mozna uzyc np. triple line receiver 10116 (stopnie mozna polaczyc kaskadowo). Standardowym rozwiazaniem byloby nastepnie uzycie translatora ECL to TTL, najlepiej nadalby sie tu pojedynczy, np. http://www.micrel.com/_PDF/HBW/sy100elt25.pdf Alternatywnie mozna po stronie RX wykonac zarowno line receiver jak i translator na elementach dyskretnych (tranzystorach).
Istotne jest aby tranzystory mialy wysokie Ft i nie wchodzily w zakres odciecia ani nasycenia.
Odbiornik mozna zrealizowac jako pare kaskad NPN OE-OB z roznicowym stopniem wejsciowym, z rezystorami emiterowymi ustalajacymi amplitudy pradow Ic (amplitudy sygnalow ECL wynosza typowo 1.6Vpp).
Bazy pary wejsciowej musza byc terminowane do Vtt (= -2V) impedancja linii.
Vtt mozna wygenerowac na dzielniku rezytorow rozpietych miedzy GND i Vee, zblokowanym do GND mala pojemnoscia SMD, rzedu kilkaset pF.
Bazy stopni OB mozna zapiac na GND.
Kolektory stopni OB mozna zasilic z napiecia 5V (lub wyzszego) i wpiac odpowiednio do bazy oraz emitera tranzystora PNP, ktory dokona translacji sygnalu roznicowego do postaci "single sided" oraz ustali GND jako poziom referencyjny.
Po translatorze masz sygnal w zakresie kompatybilnym do TTL lub cos okolo tego, co otwiera droge do dalszych kombinacji ukladowych stopnia wyjsciowego.
Dla eksperymentu mozesz zaimprowizowac stopien wyjsciowy na ukladach 74ACxx typu hex inverter, line driver lub buffer. W stopniu wyjsciowym mozna polaczyc kilka takich bramek rownolegle (np. 6-8) tak, by mialy impedancje wyjsciowa rzedu kilklu ohm i dolozyc rezystor szeregowy 43-47 ohm na wyjsciu.
Do sterowania tego stopnia wypada uzyc rowniez kilku bramek polaczonych rownolegle (np. 3-4), sterowane z pojedynczej bramki.
Konieczne sa masywne blokowanie zasilania oraz solidna ground plane!
Poziom wyjsciowy powinien dochodzic do 2.5Vpp przy terminacji 50 ohm, spodziewane czasy tr/tf rzedu 1.5-2 ns.
Co do MAX9690:
Szybkie komparatory maja tendencje do oscylacji, szczegolnie przy sygnalach wejsciowych z niskimi slew rate. Celowym moze sie okazac uzycie drobnej histerezy poprzez wprowadzenie dodatniego sprzezenia zwrotnego do wejscia (+).
Obligatoryjne jest solidne zblokowanie linii zasilania, najkrotsza droga do GND, i przy uzyciu kombinacji kilku wartosci pojemnosci SMD (chip) mozliwie malych form (0603).
Google: high speed decoupling capacitor
-----------------------------------
Lektura:
ECL Design Guide
http://www.propagation.gatech.edu/Archive/PG_TR_050518_RJP/PG_TR_050518_RJP.pdf
MECL System Design Handbook
http://s.eeweb.com/pl/1276642244-MECL-system-design-handbook.pdf
Google: ECL to TTL translator, ECL interfacing
(*) Do odsprzegania linii zasilania lepsze od induktorow sa "ferrite beads", patrz np. BLM21PG600SN1D Ferrite Chip 60 Ohm 3000 mA.
Zalecane topologie; filtr "Pi" lub "T". Patrz http://www.ti.com/lit/ug/spru889/spru889.pdf
1. O które chodzi wyjście CK w DDS? O wejście zegarowe chodzi?
2. Line receiver raczej jest zalecany jeśli sygnał przesyłamy przewodem lub na pewną odległość, ale jeśli będzie się znajdować na jednej płytce PCB, jedynie odseparowany od reszty (w postaci wyspy na rogu PCB) np. 6mm przerwą pomiędzy masami po obu stronach laminatu i do tego ekranować go np. metalową obudową to jest sens jego stosowania?
1. O które chodzi wyjście CK w DDS? O wejście zegarowe chodzi?
Pisalem wejscie CK. Chyba jasne ze chodzi o referencje.
ADI-mistrzu wrote:
2. Line receiver raczej jest zalecany jeśli sygnał przesyłamy przewodem lub na pewną odległość, ale jeśli będzie się znajdować na jednej płytce PCB, jedynie odseparowany od reszty (w postaci wyspy na rogu PCB) np. 6mm przerwą pomiędzy masami po obu stronach laminatu i do tego ekranować go np. metalową obudową to jest sens jego stosowania?
ADI, mistrzu!
Przeciez stopien wyjsciowy musi jakos odebrac sygnal (roznicowy) z komparatora. Line receiver to wlasnie robi, i gwarantuje czyste i strome zbocza.
Jezeli sygnal z komparatora nie przeslesz do stopnia wyjsciowego roznicowo, beda problemy z separacja szyn zasilania, o czym juz byla mowa, albo z integralnoscia sygnalu, a najpewniej z jednym i drugim.
Pisalem wejscie CK. Chyba jasne ze chodzi o referencje.
Skrót CK za nic z referencją mi się nie kojarzy i jeszcze z takim oznaczeniem się nie spotkałem po prostu...
nemo07 wrote:
ADI, mistrzu!
Przeciez stopien wyjsciowy musi jakos odebrac sygnal (roznicowy) z komparatora. Line receiver to wlasnie robi, i gwarantuje czyste i strome zbocza.
Jezeli sygnal z komparatora nie przeslesz do stopnia wyjsciowego roznicowo, beda problemy z separacja szyn zasilania, o czym juz byla mowa, albo z integralnoscia sygnalu, a najpewniej z jednym i drugim.
Nie mogę tego za nic zrozumieć... nawet wertując datasheet.
Komparator MAX9690 jest typu ECL z różnicowym wyjściem. Ale po co za nim dawać line receiver? Przecież poziom napięć będzie chyba ten sam na wyjściu line receiver co na wejściu.
Wejścia translatora którego przykład podałeś powinny na mój gust normalnie odebrać sygnał różnicowy bezpośrednio z komparatora i zamienić go na TTL. Tyle że Vmax wyjściowe to zaledwie 2.5V, no ale, najwyżej będzie i tak, bo nie znam sposobu aby w łatwy sposób podnieść go do 5Vpp (chyba że znajdę inny translator z takim wyjściem), a jak zauważyłem o wzm. op. za mało nadal wiem aby móc je w tym projekcie wykorzystać.
Jestem Ci bardzo wdzięczny za pomoc, ale trochę zaczynam ginąć w tym...
I przepraszam za mój nick, wiem że jest jaki jest... ale dawno temu go zakładałem jak jeszcze smarkaczem byłem i z racji że nie było innych nick'ów wolnych coś takiego wymyśliłem... teraz to się czasem odbija, będę musiał chyba do administracji napisać o jego zmianę.
Nie mogę tego za nic zrozumieć... nawet wertując datasheet.
Komparator MAX9690 jest typu ECL z różnicowym wyjściem. Ale po co za nim dawać line receiver? Przecież poziom napięć będzie chyba ten sam na wyjściu line receiver co na wejściu....
Chodzi wlasnie o ten "poziom napiec". On nie bedzie ten sam. Widze, ze zagajenie ogolne jest niezbedne.
Aby zrozumiec problem, nalezy sobie uzmyslowic sens sygnalow "wspolbieznych", z ang. "common mode" (CM).
Powstaja one z definicji zawsze, kiedy mamy do czynienia z dwoma lub wiecej punktami (wezlami) odniesienia, ktore sie roznia potencjalem. Roznica tych potencjalow, czyli "poziom napiec", z reguly niezerowa w obecnosci zaklocen, jest okreslana wlasnie jako "sygnal CM".
W ukladach typu "mixed signal" (polaczenie torow obrobki analogowej z cyfrowa) zaklocenia CM sa rezultatem niejako samorzutnym, i skutkuja roznica potencjalow masy anologowej (AGND) i cyfrowej (DGND).
Z tego tytulu w "mixed mode systems" czesto dyskutowana jest kwestia, jak i gdzie laczyc AGND z DGND, wszak gdzies je trzeba polaczyc, o ile nie stosuje sie "galwanicznej izolacji".
Jedna ze skutecznych metod eliminacji zaklocen CM jest przejscie z sygnalow typu "single mode" do postaci roznicowej.
Google: differential signaling
Technika ECL jest z natury roznicowa.
Jak wspomnialem, w standardzie ECL (Vdd = 0V = GND, Vee = -5.2V, Vtt = -2v), zwanym takze NECL, sygnaly sa referowane do GND. Z racji niskich "zaklocen wlasnych", w ukladach "mixed signal" z udzialem NECL te GND mozna traktowac jako AGND i na dosc swobodnych zasadach laczyc z ta wlasciwa AGND, a czego z kolei robic nie nalezy w systemach z udzialem ukladow TTL, CMOS Logic etc.
Wracajac do tematu ...
ADI-mistrzu wrote:
Wejścia translatora którego przykład podałeś powinny na mój gust normalnie odebrać sygnał różnicowy bezpośrednio z komparatora i zamienić go na TTL.
Nie chodzi tylko o to by odebrac, ale i zapewnic wysokie tlumienie sygnalu CM.
Uklad DDS, komparator oraz czesc odbiorcza (RX, line receiver) stopnia wyjsciowego musza byc referowane do AGND, natomiast juz wyjscie translatora poziomow musi byc referowane do masy stopnia wyjsciowego, ktora z natury bedzie typu "DGND".
Tu tez wyplynie problem, gdze polaczyc AGND z DGND oraz jak odsprzegac szyny zasilania (patrz 2 posty wstecz).
ADI-mistrzu wrote:
... Tyle że Vmax wyjściowe to zaledwie 2.5V, no ale, najwyżej będzie i tak, bo nie znam sposobu aby w łatwy sposób podnieść go do 5Vpp (chyba że znajdę inny translator z takim wyjściem), a jak zauważyłem o wzm. op. za mało nadal wiem aby móc je w tym projekcie wykorzystać.
Dla 5Vpp wyjscia, stopien wyjsciowy musi w systemie 50 ohm dostarczyc amplitudy min. 10Vpp/0.1App, a w razie zwarcia wyjscia przetrwac przynajmniej 0.2A, co sie przeklada na moc strat > 1W.
Ogarniasz problem?
Jest malo prawdopodobne, ze znajdziesz cos pasujacego w postaci IC. Trend jest w kierunki "higher speed & lower voltage".
Stopien wyjsciowy musisz zatem zrobic sobie sam, dlatego m. in. postulowalem, aby byl on oddzielnym modulem, bo i sam problem jest wart oddzielnego tematu w dziale DIY.
PS: Za nick nie musisz przepraszac, jest zabawny i ... czasem prowokujacy, do ironii
Hm... czyli faktycznie najlepiej by było aby komparator był ostatnim układem przed stopniem wyjściowym, a w nim dać ten line receiver i translator.
I tutaj w sumie naszła mnie myśl która może nie będzie głupia:
Pozostawić generator już taki jaki jest, czyli w stopniu wyjściowym dać tylko receiver i translator, do większości zadać i tak wystarczy. Znajdowało (stopień wyjściowy) by się to już na jednej płytce PCB z rozdzielonymi masami, oczywiście z odprzężonym zasilaniem i cały zakryty metalową blaszką.
Ale dorobić wyjście z urządzenia, które różnicowo wysyłało by przebieg do jakiegoś zewnętrznego urządzenia które było by już w stanie więcej z tego wykrzesać w razie potrzeby.
Niestety ten DDS nie potrafi generować przebiegu prostokątnego... trochę głupi wybrałem no ale. Tak łatwiej by było nawet to przesyłać.
Chodź line receiver trzeba będzie chyba faktycznie zrobić, bo układów tego typu coś niewiele widzę.
Chodź przyznam się, że trochę męczy mnie to aby jednak prostokąt wyjściowy miał wartość co najmniej 4Vpp, ale jak mówią, nic na siłę, 2.4V logika już rozpozna jako stan wysoki w razie czego.
I jeszcze jedno pytanie mam odnoście projektowania PCB.
Jeśli ścieżka zasilania jest dłuższa, to dobrym sposobem jest wstawienie np. co jakiś czas niewielkiej pojemności na niej? Wydaje mi się że mogło by to bardziej uodpornić zasilanie na zakłócenia (chodź tyczy się to raczej wszystkich sygnałów stało prądowych, jak np. sygnały z DAC) .
... I tutaj w sumie naszła mnie myśl która może nie będzie głupia:
Pozostawić generator już taki jaki jest, czyli w stopniu wyjściowym dać tylko receiver i translator, do większości zadać i tak wystarczy. Znajdowało (stopień wyjściowy) by się to już na jednej płytce PCB z rozdzielonymi masami, oczywiście z odprzężonym zasilaniem i cały zakryty metalową blaszką.
Ale dorobić wyjście z urządzenia, które różnicowo wysyłało by przebieg do jakiegoś zewnętrznego urządzenia które było by już w stanie więcej z tego wykrzesać w razie potrzeby.
Do takiej wersji mozesz uzyc standardowy ECL to TTL translator (zasilania +5V/-5.2V). Szukaj: ON Semi AN1672/D "The ECL Translator Guide".
Problem z takim rozwiazaniem jest, ze kiedy przylaczysz kabel, beziesz mial wskutek niedopasowania nieakceptowalne przerosty, "ringing" i efekty zalezne od dlugosci tegoz kabla.
Wyjcie z urzadzenia najprosciej jest pozostawic w postaci jaka jest, czyli roznicowej. Do tych celow egzystuja tez
http://www.onsemi.com/PowerSolutions/search.d...ed=Y&clearFilters=Y&searchType=others Choc nie rozumiem, dlaczego nie przewidujesz stopnia wyjsciowego wewnatrz urzadzenia.
ADI-mistrzu wrote:
... line receiver trzeba będzie chyba faktycznie zrobić, bo układów tego typu coś niewiele widzę.
... trochę męczy mnie to aby jednak prostokąt wyjściowy miał wartość co najmniej 4Vpp, ale jak mówią, nic na siłę, 2.4V logika już rozpozna jako stan wysoki w razie czego.
No, ale wczesniejsze rozwazania dotyczyly wymagan koniecznych by miec porzadny sygnal i system kompatybilny do standardu 50 ohm techniki pomiarowej. W tej konwencji zaklada sie, ze obciazenie jest dopasowane do Zo linii.
Sytuacja sie zmienia, kiedy obciazeniem jest wysoka impedancja (ZL >> Zo), a taki warunek spelnia pojedyncza bramka TTL czy CMOS. W tej sytuacji, dla w miare akceptowalnej integralnosci sygnalu wystarcza, by linia transmisyjna od strony stopnia wyjsciowego (mocy) byla terminowana jej wlasna impedancja Zo. W tym przypadku wspolczynnik odbica na ZL zbliza sie do 1, co oznacza, ze skok napiecia na ZL bedzie bliski 5V, wiec nie ma problemu z poziomem; a fala odbita od ZL wytraci sie w rezystorze szeregowym zapietym na wyjsciu stopnia, dopasowujacym je do impedancji Zo.
W idealnym przypadku impedancja wyjsciowa stopnia mocy powinna byc minimalna (Zout << Zo), aby szeregowy rezystor mogl zapewnic szerokopasmowo 50 ohm widziane przez linie.
ADI-mistrzu wrote:
I jeszcze jedno pytanie mam odnoście projektowania PCB.
Jeśli ścieżka zasilania jest dłuższa, to dobrym sposobem jest wstawienie np. co jakiś czas niewielkiej pojemności na niej? Wydaje mi się że mogło by to bardziej uodpornić zasilanie na zakłócenia (chodź tyczy się to raczej wszystkich sygnałów stało prądowych, jak np. sygnały z DAC) .
W ukladach "high speed", podobnie jak RF, podstawa dobrego zasilania sa solidna "ground plane" oraz solidne odsprzeganie szyn zasilania (decoupling), patrz linki podane wczesniej.
Czytaj "High Speed Amplifier Techniques" by Jim Williams, LT App Note 47 http://cds.linear.com/docs/Application%20Note/an47fa.pdf Ponadto poszukaj i poczytaj: LT Application Note 13, "High Speed Comparator Techniques" by Jim Williams (Appendix A - E, na koncu noty).
Warte poczytania sa tez inne publikacje tego autora.
Jesli chcesz sie na serio zajac technika "high speed", musisz sie trzymac dwoch fundamentalnych konceptow: linii transmisyjnej oraz ground plane.
Inaczej, z kazdego przedsiewziecia robi sie jazda bez trzymanki. I klops.
Translator już wcześniej znalazłem MC100ELT25.
Stopień wyjściowy przewiduję wewnątrz, ale niewielki, jednym z powodów tego jest możliwość wykonania tylko 2 płytek za darmo (noo... za przysługę) o określonej wielkości, dlatego też buduję ten generator, jeśli schemat będzie miał większe błędy nie do skorygowania to chociaż szkoda nie będzie płytki (w tech. analogowej wyższych częstotliwości jeszcze kiepsko się czuję, na co dzień raczej głównie układy cyfrowe buduję).
Na początku myślałem aby wszystko upakować w tych 2 płytkach, ale teraz widzę że to raczej ciężka sprawa...
Dlatego prościej jest go zbudować jako "prosty" generator o parametrach które ustaliliśmy i dodatkowym wyjściem do np. zewnętrznego modułu który mógł by mieć już więcej opcji regulacji.
Ale ten drugi to kiedyś by się wykonało, na razie to brak na niego mi wiedzy i przede wszystkim praktyki z układami tak dużej częstotliwości (miewałem już problemy przy 10MHz...).
Tak, znaczy to ze w trakcie redagowania data sheet ten parametr nie byl jeszcze oznaczony, , a praktycznie, ze nigdy juz nie bedzie.
Mozesz przyjac dla tego typu Fmax > 1 GHz.
http://images.rfdesign.com/files/4/0299Balph77.pdf W trybie NLVECL (VCC = 0, Vee = -3.3V) 100LVEL16 ma poziomy wejsciowe mniej-wiecej kompatybilne z NECL. I wszystko powinno grac, o ile zrezygnujesz z samobojczego pomyslu:
ADI-mistrzu wrote:
... Masy można połączyć "koralikiem"? Wydaje mi się że powinno to lepiej odseparować składowe zmienne pomiędzy nimi.
Nigdy nie separuj masy w ukladach (chyba, ze w zamierzeniu chodzi o galwaniczna separacje sensu stricto).
Z tego, co bylo wczesniej powiedziane, powinno byc jasne, ze taki zabieg moze skutkowac jedynie wzrostem poziomu sygnalow niepozadanych typu CM, co w zadnej technice ukladowej nie jest ani potrzebne, ani pozadane, a wrecz preciwnie!
W NECL masa jest referencja i gdybys uwaznie i ze zrozumieniem czytal, o czym byla mowa, nie wpadlbys na podobny pomysl. Szyna GND w ukladach NECL musi byc wolna od zaklocen nie tylko ze wzgledu na tzw. margines zaklocen, ale rowniez na wartosc maksymalna parametru Vihcmr, ktora wynosi ok. -0.4V, czyli lezy tylko 0.5V powyzej Vih. Przekroczenie jej skutkuje przejsciem stopnia wejsciowego Rx w nasycenie, co z automatu rujnuje integralnosc sygnalu.
Zatem, niezaleznie, czy stopien mocy bedzie w urzadzeniu, czy poza nim, GND ukladu Tx (line driver, czy tez wyjscie komparatora) oraz GND ukladu Rx (line receiver) w stopniu mocy musza byc tozsame (a zarazem tozsame z masa AGND dla DDS), co narzuca automatycznie dystrybucje masy w topologii gwiazdy (ang. star), z wezlem centrylnym w zasilaczu. Z tegoz wezla musi rowniez wychodzic masa stopnia wyjsciowego, DGND. I do tej masy musi byc blokowana lokalnie szyna (wzglednie szyny) zasilania stopnia mocy. W idealnym przypadku DGND w stopniu mocy powinna byc jednolita ground plane.
Generalnie: separowac nalezy nie mase, lecz szyny zasilania (znaczy te, wiodace napiecia zasilajace, rozne od potencjalu masy).
Te tematyke kazdy powinien miec w malym paluszku, zanim sie bierze za jakikolwiek projekt.
Jest ona poruszana na stronach ktore zlinkowalem.
Wiecej ---> google: power distribution and decoupling
