Główny procek nie zaprotestuje, tylko zmniejszy się o połowę częstotliwość początkowa i o tyle samo (licząc od dołu do góry) zakres przestrajania
PLL działa tak, że zaskakuje na wielokrotność f referencyjnej uzyskanej z podziału f kwarcu do podzielonej częstotliwości wejściowej f_VCO w funkcji n+1, gdzie n odpowiada częstotliwość początkowej. W tym wypadku podział_referencyjny = 72 = 7200kHz/(f_ref=100kHz). Dla częstotliwości początkowej 87,5MHz n = 875 = 87500kHz/(f_ref=100kHz) i każda kolejna f to n+2*100kHz. Jak zmienisz kwarc trzeba też zmienić słowo kodowe sterujące PLL'em, która będzie próbować zaskoczyć teraz do 3600kHz/72=50kHz, analogicznie: f_VCO 875*50kHz=43750kHz (43,75MHz) i każda kolejna n+2 większa o 2*50kHz. Niezmienny podział referencyjny jest wysyłany wraz ze zmiennym stopniem podziału f_VCO z µP sterującego.
