Elektroda.pl
Elektroda.pl
X
Proszę, dodaj wyjątek www.elektroda.pl do Adblock.
Dzięki temu, że oglądasz reklamy, wspierasz portal i użytkowników.

[CORTEX-M3] - Architektura

IRFP640 08 Sie 2012 17:02 1031 7
  • #1 08 Sie 2012 17:02
    IRFP640
    Poziom 9  

    W nocie katalogowej (ATSAM3S4B) można przeczytać:
    "The Cortex-M3 processor is built on a high-performance processor core, with a 3-stage pipeline
    Harvard architecture, making it ideal for demanding embedded applications"
    Czy wobec tego faktu jest możliwość uruchamiania funkcji z pamięci SRAM mikrokontrolera czy zostaje tylko flash? Z drugiej strony to nadal ARM.

    0 7
  • #2 08 Sie 2012 17:31
    tronics
    Poziom 36  

    Cytat:
    Czy wobec tego faktu jest możliwość uruchamiania funkcji z pamięci SRAM mikrokontrolera

    Jak rozumiem chodzi ci o sytuację gdzie kod jest kopiowany do SRAM i stamtąd wykonywany? Z informacji, do których się dokopałem na anglojęzycznych forach wynika, że można.

    0
  • #3 08 Sie 2012 17:50
    IRFP640
    Poziom 9  

    Tak, o taką sytuację mi chodzi.
    Chciałbym przechowywać w zewnętrznej pamięci flash funkcje, które będą niezbyt często wywoływane, ale muszą działać możliwie szybko, do tego musi istnieć możliwość ich uaktualniania bez ingerencji we flash uC.
    Pozdrawiam

    0
  • #4 08 Sie 2012 23:30
    Freddie Chopin
    Specjalista - Mikrokontrolery

    IRFP640 napisał:
    Czy wobec tego faktu jest możliwość uruchamiania funkcji z pamięci SRAM mikrokontrolera czy zostaje tylko flash? Z drugiej strony to nadal ARM.

    Jest to możliwe - architektura Harvardzka nie oznacza, że nie da się uruchomić kodu z innego obszaru pamięci niż flash, tylko że po prostu istnieją dwie ODRĘBNE szyny do dwóch ODRĘBNYCH pamięci.

    IRFP640 napisał:
    Chciałbym przechowywać w zewnętrznej pamięci flash funkcje, które będą niezbyt często wywoływane, ale muszą działać możliwie szybko

    Funkcje z RAM na Cortexach będą chodzić dużo wolniej niż z flasha.

    4\/3!!

    0
  • #5 09 Sie 2012 08:00
    IRFP640
    Poziom 9  

    Cytat:

    Funkcje z RAM na Cortexach będą chodzić dużo wolniej niż z flasha.


    To ma związek z długością pobieranego z flasha słowa? Czy rozkazy z ram nie będą pobierane i wykonywane normalnie, to znaczy z szybkością taktowania rdzenia? Już nawet nie chodzi o szybkość tych funkcji a o samą możliwość ich istnienia.
    Pozdrawiam

    0
  • #6 09 Sie 2012 08:07
    94075
    Użytkownik usunął konto  
  • #7 09 Sie 2012 12:03
    Freddie Chopin
    Specjalista - Mikrokontrolery

    Ja się opieram tylko na teorii, która mówi, że Cortex-M3 nie jest przystosowany do takiej pracy (choć jest ona możliwa). Wynika to zapewne z tego, że wtedy magistrala służąca do danych musi obsłużyć jednocześnie dane i rozkazy, a więc DUŻO więcej.

    4\/3!!

    0
  • #8 09 Sie 2012 20:44
    IRFP640
    Poziom 9  

    "ślepy w karty nie gra" jak to mawiał mój śp. dziadek.
    http://www.atmel.com/Images/doc6500.pdf
    Na stronie 56, rozdział 11.4.3 jest odpowiedź na moje pytanie.
    Mimo to nie doczytałem się jak wygląda sprawa z pobieraniem instrukcji i czym się różni pobieranie z flasha od pobierania z SRAM'u. Jak to jest z tą szybkością?
    Pozdrawiam.

    0