Zgodnie z prośbą z tego wątku - https://www.elektroda.pl/rtvforum/topic2334325.html#11160928 - będę tłumaczył sukcesywnie kolejne rozdziały tego ogromnego artykułu, odnośnie prowadzenia masy w układach cyfrowych i analogowych. Ten rozdział dotyczy Zegara próbek, czyli sygnału taktującego układ przetwornika analogowo-cyfrowego.
W układach próbkujących dane do taktowania powinno wykorzystywać się z oscylatory charakteryzujące się niskim szumem fazowym. Szum fazowy, czyli jitter, taktujący układy ADC lub DAC powoduje modulowanie sygnału wyjściowego z układu i przekłada się na powstawanie dodatkowych zniekształceń i szumu. Co więcej generator sygnału zegarowego powinien być dodatkowo odizolowany od wszelkich źródeł szumu, zwłaszcza od układów cyfrowych. Aby to osiągnąć należy odsprzęgać go do masy cyfrowej, a masa generatora zegara próbkującego powinna być na potencjale masy analogowej, razem z masą układu taktowanego (na przykład konwertera ADC czy układów sample-and-hold).
Szum fazowy zwiększa SNR całego układu konwertera ADC. Najprościej związek jitteru i SNRu można opisać poniższym równaniem:
Gdzie f to analogowa częstotliwość wejściowa, a wyliczenie SNR tyczy się idealnego ADC o nieskończonej rozdzielczości. Zakłada się że jedynym źródłem SNRu w tym układzie jest jitter zegara próbkującego. Dla przykładu, jeśli tj wynosi 50 ps a częstotliwość f wynosi 100kHz to SNR = 90 dB, co jest ekwiwalentem rozdzielczości ok 15 bitów. Należy jeszcze zwrócić uwagę iż jitter tj w powyższym wzorze obliczany jest jako pierwiastek sumy kwadratów jitteru zewnętrznego zegara taktującego ADC i wewnętrznego szumu fazowego układu konwertera. W większości przypadków wewnętrzny szum fazowy układu ADC można pomijać, gdyż jest znacznie mniejszy od szumu zewnętrznego zegara próbkującego, jednakże warto o tym pamiętać.
Jako że pogarszanie stosunku sygnału do szumu wynika głównie z zwiększania szumu fazowego zewnętrznego zegara należy dołożyć wszelkich starań aby minimalizować jitter tego generatora. Można tutaj wykorzystać oscylatory kwarcowe. Kilka firm potrafi produkować generatory z wyjściem kompatybilnym z układami CMOS, charakteryzujące się jitterem na poziomie 5 ps.
Najlepiej jeżeli taki zegar znajduje się na potencjale masy analogowej. Jednakże bardzo często nie jest to możliwe w układach z dzieloną masą, gdzie zegar samplujący generowany jest z szybszego zegara ogólnego danego urządzenia. W wielu przypadkach zatem zegar próbkujący będzie odnoszony do potencjału masy cyfrowej, a ponadto musi przejść on z sekcji cyfrowej do analogowej urządzenia. Cała różnica w poziomie szumów pomiędzy tymi potencjałami masy doda się bezpośrednio do sygnału zegarowego, powodując zwiększenie się szumu i jitteru w przebiegu próbkującym.
Istnieje kilka prostych metod pozwalających ulżyć sobie w tym zagadnieniu. Na poniższym obrazku przedstawiono dwie z nich, opierające się o przesłanie sygnału różnicowo z sekcji cyfrowej do analogowej układu.
Przesyłanie sygnału odbywa się albo z wykorzystaniem sprzężenia indukcyjnego, które pozwala odizolować układy galwanicznie z wykorzystaniem niewielkiego transformatora lub wykorzystując dedykowane układy nadajnika i odbiornika linii różnicowej. Pamiętać należy o doborze odpowiedniego standardu przesyłu. Sugeruje się tutaj ECL, gdyż charakteryzuje się on najmniejszym szumem fazowym. Przesył taki pozwala dostarczyć mało-zaszumiony zegar wprost do układu ADC. Pamiętać oczywiście należy iż efektywny jitter w takim przypadku zależeć będzie przede wszystkim od jitteru zegara generującego przebieg po stronie cyfrowej.
Źródła:
http://www.analog.com/library/analogdialogue/archives/46-06/staying_well_grounded.pdf
W układach próbkujących dane do taktowania powinno wykorzystywać się z oscylatory charakteryzujące się niskim szumem fazowym. Szum fazowy, czyli jitter, taktujący układy ADC lub DAC powoduje modulowanie sygnału wyjściowego z układu i przekłada się na powstawanie dodatkowych zniekształceń i szumu. Co więcej generator sygnału zegarowego powinien być dodatkowo odizolowany od wszelkich źródeł szumu, zwłaszcza od układów cyfrowych. Aby to osiągnąć należy odsprzęgać go do masy cyfrowej, a masa generatora zegara próbkującego powinna być na potencjale masy analogowej, razem z masą układu taktowanego (na przykład konwertera ADC czy układów sample-and-hold).
Szum fazowy zwiększa SNR całego układu konwertera ADC. Najprościej związek jitteru i SNRu można opisać poniższym równaniem:
Gdzie f to analogowa częstotliwość wejściowa, a wyliczenie SNR tyczy się idealnego ADC o nieskończonej rozdzielczości. Zakłada się że jedynym źródłem SNRu w tym układzie jest jitter zegara próbkującego. Dla przykładu, jeśli tj wynosi 50 ps a częstotliwość f wynosi 100kHz to SNR = 90 dB, co jest ekwiwalentem rozdzielczości ok 15 bitów. Należy jeszcze zwrócić uwagę iż jitter tj w powyższym wzorze obliczany jest jako pierwiastek sumy kwadratów jitteru zewnętrznego zegara taktującego ADC i wewnętrznego szumu fazowego układu konwertera. W większości przypadków wewnętrzny szum fazowy układu ADC można pomijać, gdyż jest znacznie mniejszy od szumu zewnętrznego zegara próbkującego, jednakże warto o tym pamiętać.
Jako że pogarszanie stosunku sygnału do szumu wynika głównie z zwiększania szumu fazowego zewnętrznego zegara należy dołożyć wszelkich starań aby minimalizować jitter tego generatora. Można tutaj wykorzystać oscylatory kwarcowe. Kilka firm potrafi produkować generatory z wyjściem kompatybilnym z układami CMOS, charakteryzujące się jitterem na poziomie 5 ps.
Najlepiej jeżeli taki zegar znajduje się na potencjale masy analogowej. Jednakże bardzo często nie jest to możliwe w układach z dzieloną masą, gdzie zegar samplujący generowany jest z szybszego zegara ogólnego danego urządzenia. W wielu przypadkach zatem zegar próbkujący będzie odnoszony do potencjału masy cyfrowej, a ponadto musi przejść on z sekcji cyfrowej do analogowej urządzenia. Cała różnica w poziomie szumów pomiędzy tymi potencjałami masy doda się bezpośrednio do sygnału zegarowego, powodując zwiększenie się szumu i jitteru w przebiegu próbkującym.
Istnieje kilka prostych metod pozwalających ulżyć sobie w tym zagadnieniu. Na poniższym obrazku przedstawiono dwie z nich, opierające się o przesłanie sygnału różnicowo z sekcji cyfrowej do analogowej układu.
Przesyłanie sygnału odbywa się albo z wykorzystaniem sprzężenia indukcyjnego, które pozwala odizolować układy galwanicznie z wykorzystaniem niewielkiego transformatora lub wykorzystując dedykowane układy nadajnika i odbiornika linii różnicowej. Pamiętać należy o doborze odpowiedniego standardu przesyłu. Sugeruje się tutaj ECL, gdyż charakteryzuje się on najmniejszym szumem fazowym. Przesył taki pozwala dostarczyć mało-zaszumiony zegar wprost do układu ADC. Pamiętać oczywiście należy iż efektywny jitter w takim przypadku zależeć będzie przede wszystkim od jitteru zegara generującego przebieg po stronie cyfrowej.
Źródła:
http://www.analog.com/library/analogdialogue/archives/46-06/staying_well_grounded.pdf
Fajne? Ranking DIY