Elektroda.pl
Elektroda.pl
X
Proszę, dodaj wyjątek dla www.elektroda.pl do Adblock.
Dzięki temu, że oglądasz reklamy, wspierasz portal i użytkowników.

Redukcja zużycia mocy przez drivery układów ADC SAR

ghost666 23 Sie 2013 10:24 1629 0
  • Wraz z spadkiem poboru mocy przez przetworniki analogowo-cyfrowe o sukcesywnej aproksymacji (ADC SAR) w każdej kolejnej generacji tych urządzeń, układem który pełni kluczową rolę w optymalizacji poboru mocy przez cały system jest bardzo często wzmacniacz wejściowy, pełniący rolę drivera przetwornika. Jak jeszcze bardziej zmniejszyć zużycie mocy w takim systemie? Przyjrzyjmy się najpierw podstawowym przyczynom dla których warto redukować pobór mocy w urządzeniach z przetwornikami ADC, zanim przyjrzymy się samym rozwiązaniom możliwym do aplikacji w takim systemie.

    Wykres poniżej został skopiowany bezpośrednio z układu ADS7881 firmy Texas Instruments. Jest to 12 bitowy przetwornik ADC SAR pracujący z szybkością do 4 MSPS. Jego przykład dobrze pokazuje efekty znacznej redukcji mocy pobieranej przez system.

    Redukcja zużycia mocy przez drivery układów ADC SAR


    Powyższa ilustracja obrazuje pobór mocy przez układ ADC w funkcji częstości zegara. Podczas pracy z zegarem o wysokiej częstotliwości jedyną dostępną opcją na redukcję zużycia mocy jest obniżania napięcia zasilania. Jednakże należy pamiętać iż nie zawsze jest to możliwe podczas korzystania z układów ADC SAR. Jeśli używamy przetwornika do aplikacji monitorowania wolnozmiennych wartości warto rozważyć redukcję częstotliwości zegara na dany moment, a przyspieszanie jej w momencie gdy system jest wybudzony. Do takiej konfiguracji wystarczy odpowiednia zmiana częstotliwości sygnału zegarowego. Taka operacja może być, zasadniczo, praktykowana z wszystkimi przetwornikami ADC, nie tylko o sukcesywnej aproksymacji. Jednakże to nie odpowiada na pytanie jak zmniejszyć zużycie drivera ADC. W jaki sposób się to realizuje?

    Omówmy aplikację redukującą zużycie mocy systemu na przykładzie wspominanego wcześniej przetwornika 12 bitowego - ADS7881 - którego wejście przyjmuje napięcia z zakresu od 0 V do 2,5 V. Jako driver w tej aplikacji wykorzystany został wzmacniacz OPA836, jako że może on być zasilany z tego samego napięcia co przetwornik. Dzięki temu cały system zasilany jest napięciem 5 V, co już na wstępie zmniejsza pobór mocy przy jednoczesnym zachowaniu zakresu dynamicznego napięć wejściowych do układów.

    Wzmacniacz operacyjny OPA836 to pobierający do 1 mA wzmacniacz charakteryzujący się doskonałą liniowością i dużą szybkością narastania sygnału wyjściowego produkowany w miniaturowej obudowie QFN o wymiarach 2 x 2 mm. Jest on dedykowany do zastosowań bateryjnych i innych gdzie potrzebna jest minimalizacja napięcia zasilania. Jakkolwiek wyjście układu jest typu rail-to-rail to napięcie nie jest w stanie zejść do potencjału masy, jeśli nie zostanie przyłożone do układu niewielkie ujemne napięcie zasilania. Podobne ograniczenie dotyczy górnego zakresu napięć wyjściowych, jednakże nie jest interesujące z punktu widzenia naszych rozważań. Nawet w karcie katalogowej tego układu oba ograniczenia napięcia wyjściowego są opisywane i charakteryzowane osobno.

    Headroom dla zakresu pracy liniowej wynosi 150 mV i 250 mV, odpowiednio, dla zejścia do masy i do napięcia zasilania. Przy pracy w stanie saturacji napięcia te zmniejszają się, odpowiednio, do 15 mV i 43 mV. Dodatkowo pamiętać iż wejście tego układu nie pracuje w trybie rail-to-rail i obejmuje tylko masę. Zakres napięć wejściowych od -0,2 V do 3,9 V może narzucać pewne ograniczenie co do pracy układu. Jednym z możliwych rozwiązań tego zagadnienia jest praca z wzmocnieniem większym niż 1 V/V. Jako że omawiany przetwornik ADS7881 ma zakres napięć wejściowych kończący się na 2,5 V jedynym realnym ograniczeniem będzie to po stronie ujemnej szyny zasilania, co oznacza że praca z wzmocnieniem napięciowym równym jeden nie jest niepoprawna. Jako że OPA835 jest układem bardzo szybkim pasmo przez nie osiągane jest większe niż 56 MHz, a prędkość narastania napięcia przekracza 100 V/ms, co zapewnia iż pasmo pozostanie niezmienne, niezależnie od poziomu sygnału wejściowego.

    LSB przetwornika użytego w tym przykładzie wynosi około 610 mV. Z maksymalnym offsetem wejściowym OPA836 wynoszącym 500 µV jest on w zupełności wystarczający do aplikacji 12 bitowej.

    Podczas kontrolowania częstotliwości zegara ADC prze mikrokontroler można także, przy okazji, generować dodatkowy sygnał załączający i wyłączający wzmacniacz wejściowy OPA836 w odpowiednim momencie. Pin PD tego układu może być zsynchronizowany z pinem BUSY, CONVST lub NAP układu AD7881, aby ustawić układ OPA836 w stanie wyłączonym. Zasadniczą kwestią, przy takiej aplikacji jest odpowiednio szybkie włączanie drivera przetwornika, aby uniknąć problemów z układem RC - filtrem znajdującym się na pomiędzy wzmacniaczem operacyjnym a układem ADC.

    Wzmacniacz OPA836 posiada funkcjonalność załączania i wyłączania. Jak widać na poniższym wykresie czas wyłączania jest dosyć szybki, co umożliwia pracę z dużą prędkością.

    Redukcja zużycia mocy przez drivery układów ADC SAR


    Najbardziej problematyczną kwestią jest stała czasowa filtra znajdującego się za wzmacniaczem. Kluczowym rozwiązaniem tej kwestii jest kontrola napięcia na wyjściu wzmacniacza gdy ten znajduje się w stanie wyłączonym. Rozwiązanie jest kwestii jest zaprezentowane poniżej.

    Redukcja zużycia mocy przez drivery układów ADC SAR


    Jedyną zmianą, pomiędzy klasycznym układem, którego działanie pokazuje się na oscylogramie umieszczonym powyżej, jest fakt że napięcie współbieżne jest inne, a wzmacniacza charakteryzuje się nadal takim samym czasem załączania i wyłączania. W czasie gdy ADC przechodzi do trybu trzymania wartości (hold) z trybu próbkowania (sample), jedyną rolą wzmacniacza jest utrzymywanie stałej wartości napięcia współbieżnego na wejściu, w celu ułatwieniu ustalenia stanu ADC do następnej konwersji. Rolę tej stabilizacji przejmuje dzielnik napięcia, pokazany na schemacie, w czasie gdy wzmacniacz jest wyłączony w celu oszczędzenia mocy.

    Redukcja zużycia mocy przez drivery układów ADC SAR

    Źródła:
    http://e2e.ti.com/blogs_/b/analogwire/archive...id_pod3=LTIxNzI4ODIzOTkS1&sp_mid_pod3=4968551

    Fajne! Ranking DIY
    Potrafisz napisać podobny artykuł? Wyślij do mnie a otrzymasz kartę SD 64GB.
    O autorze
    ghost666
    Tłumacz Redaktor
    Offline 
    Fizyk z wykształcenia. Po zrobieniu doktoratu i dwóch latach pracy na uczelni, przeszedł do sektora prywatnego, gdzie zajmuje się projektowaniem urządzeń elektronicznych i programowaniem. Od 2003 roku na forum Elektroda.pl, od 2008 roku członek zespołu redakcyjnego.
    ghost666 napisał 9435 postów o ocenie 7362, pomógł 157 razy. Mieszka w mieście Warszawa. Jest z nami od 2003 roku.