logo elektroda
logo elektroda
X
logo elektroda
REKLAMA
REKLAMA
Adblock/uBlockOrigin/AdGuard mogą powodować znikanie niektórych postów z powodu nowej reguły.

Jak napisać blok VHLD dla czujnika DS1820 na FPGA Altera DE0?

samsung50 17 Lis 2013 23:33 3351 8
REKLAMA
  • #1 12964565
    samsung50
    Poziom 10  
    witam, mam problem z językiem VHLD, otóż chce podłączyć czujnik temperatury ds1820 do układu fpga Altera de0,Chciał bym napisać blok komunikacyjno-rozkodowujący w VHLD tak żeby na wyjściu uzyskać binarna postać liczby. niestety mam dosyć małe pojęcie i nie wiem jak się zabrać...Fizyczne podłączenie tego czujnika ma się odbywać tak samo jak odbywa się w mikroprocesorach przez rezystor 4k7 ,z góry dziękuje za pomoc.
  • REKLAMA
  • REKLAMA
  • #3 12968247
    samsung50
    Poziom 10  
    Nie do końca ,Ogólnie mam takie pytanie czy na układzie Altera de0 w ogóle da się coś takiego napisać jest to dosyć obszerny program a De0 to jest najuboższa wersja ,próbowałem już pisać program do obsługi ds i przy kompilacji mam error peak virtual memory 213 megabytes.
  • #4 12968328
    alagner
    Poziom 26  
    Raczej bezproblemowo się da, ten błąd to gdzie wyskakuje?
  • REKLAMA
  • #5 12968390
    samsung50
    Poziom 10  
    wyskakują dokładnie tak:

    error quartus II analysis & synthesis was unsuccessful
    -error peak virtual memory 213 megabytes

    czytałem gdzieś na jakimś angielskim forum ze ten błąd wyskakuje gdy projekt jest zbyt wielki dla układu ,pisali ze wtedy może pomóc optymalizacja ale w przypadku do ds może być problem żeby jakoś to okroić, jedynie kosztem dokladnosci
  • #6 12968456
    alagner
    Poziom 26  
    A co masz oprócz 1wire'a? Na czuja idę, ale 16k lesów ciężko będzie zapełnić imho.
  • REKLAMA
  • #7 12983904
    samsung50
    Poziom 10  
    Masz racje, miałem błąd w programie naprawiłem błąd teraz się kompiluje. ale mam inny problem gdy exportuje napisany program w vhld do bloku i próbuje go podłączyć do innego bloku napisanego w vhld bądź jakimś innym blokiem z biblioteki quartus ,to wykrywa mi piny bloku tego pierwszego napisanego w Vhld ?? wiem ze to jest jakiś problem z ustawieniem hierarchii ale nie wiem za bardzo jak rozwiązać ten problem
  • #8 13254421
    samsung50
    Poziom 10  
    Od mojej ostatniej wypowiedzi dokonałem dużego postępu
    wykrywam puls termometru ,ale mam problem z wysyłaniem pierwszej wartości wyglada to tak Jak napisać blok VHLD dla czujnika DS1820 na FPGA Altera DE0? ,ucinane są pierwsze bity (istniej konflikt pulsu z tym co wysyłam ) i prawdopodobnie dlatego termometr nie działa.może ktoś by potrafił do radzić dlaczego tak się dzieje ,co powinienem zmienić ,gdzie szukać błędu.
  • #9 13593819
    samsung50
    Poziom 10  
    Termometr działa tak jak trzeba był błąd w konfiguracji pinów.
REKLAMA