Elektroda.pl
Elektroda.pl
X

Wyszukiwarki naszych partnerów

Wyszukaj w ofercie 200 tys. produktów TME
Europejski lider sprzedaży techniki i elektroniki.
Proszę, dodaj wyjątek elektroda.pl do Adblock.
Dzięki temu, że oglądasz reklamy, wspierasz portal i użytkowników.

Przetworniki ADC SAR - jak zapewnić sobie poprawny pierwszy pomiar

ghost666 04 Gru 2013 15:54 3042 0
  • Wstęp

    Przetworniki analogowo-cyfrowe (ADC) o sukcesywnej aproksymacji (SAR) o rozdzielczościach dochodzących do 18 bitów i prędkości akwizycji sięgającej 10 MSPS (10 milionów próbek na sekund) spełniają wymagania dużej ilości aplikacji akwizycji danych, wliczając w to wiele systemów przenośnych a także systemy medyczne czy przemysłowe. W poniższym artykule opisano jak poprawnie zainicjalizować przetwornik ADC o sukcesywnej aproksymacji tak aby otrzymać poprawne wyniki konwersji.

    Architektura przetwornika ADC o sukcesywnej aproksymacji

    Przetworniki analogowo-cyfrowe SAR składają się z czterech zasadniczych układów - wzmacniacza próbkującego (ang. sample-and-hold; SHA), komparatora analogowego, przetwornika cyfrowo-analogowego (DAC) do generacji odniesienia oraz rejestru sukcesywnej aproksymacji (SAR). Właśnie z uwagi na wykorzystanie rejestru sukcesywnej aproksymacji do funkcjonowania tego typu przetworników zostały one tak nazwane.

    Przetworniki ADC SAR - jak zapewnić sobie poprawny pierwszy pomiar


    Po podaniu zasilania na układ i poprawnej jego inicjalizacji sygnał CONVERT wymusza start cyklu konwersji. Przełącznik zamyka się łącząc wejście analogowe z układem próbkującym SHA, który próbkuje mierzone napięcie. Następnie przełącznik ten rozwiera się, a komparator bada czy mierzone napięcie zachowane na układzie próbkującym, które teraz przechowywane jest na naładowanym kondensatorze, jest większe czy mniejsze niż napięcie pochodzące z wbudowanego w układ przetwornika cyfrowo-analogowego. W pierwszym cyklu najbardziej znaczący bit (MSB) ustawiony jest w stan wysoki, co oznacza że napięcie wyjściowe z przetwornika DAC znajduje się w połowie skali napięć. Po ustabilizowaniu się wyjścia komparatora rejestr sukcesywnej aproksymacji ustawia bit MSB w stan niski, jeśli wyjście z komparatora wskazywało że napięcie pochodzące z przetwornika DAC było większe od mierzonego napięcia lub też zachowuje jego wysoki stan. Następnie proces ten powtarza się z kolejnym bitem, który zostaje ustawiony w stan wysoki i zachowany w tym stanie lub nie, zależnie od wyjścia komparatora. Procedura ta powtarza się tyle razy ile znajduje się bitów w rejestrze SAR (i ile bitów rozdzielczości ma przetwornik - przyp. tłum.). Po jej zakończeniu w rejestrze SAR przechowywana jest zdigitalizowana wartość napięcia mierzonego, będąca jej przybliżeniem.

    Czynniki wpływające na pracę przetwornika ADC SAR

    W artykule tym omówiony zostanie szereg czynników wpływających na poprawność pierwszej po uruchomieniu konwersji z przetwornika ADC o sukcesywnej aproksymacji. W nawiasach podano na przykładzie jakiego układu/układów scalonych zagadnienie zostanie omówione.





    * Sekwencjonowanie załączania napięć zasilających (AD765x-1)
    * Kontrola dostępu (AD7367)
    * RESET (AD765x-1/AD7606)
    * REFIN/REFOUT (AD765x-1)
    * Czas stabilizacji wejścia analogowego (AD7606)
    * Zakres wejściowych napięć (AD7960)
    * Tryby power-down oraz standby (AD760x)
    * Opóźnienia (AD7682/AD7689, AD7766/AD7767)
    * Czas działania interfejsu cyfrowego

    Sekwencja załączania napięć zasilających

    Niektóre z przetworników ADC do swojej poprawnej pracy wymagają zasilania kilkoma osobnymi napięciami zasilania, które charakteryzują się sprecyzowaną kolejnością ich załączania. Nota aplikacyjne AN-932 opisuje dokładnie techniki stosowane do włączania napięć zasilających w z góry ustalonej kolejności i zapewnia dobrą podstawę do projektowania układów zasilających przetworniki ADC tego typu. Szczególna uwaga musi zostać przyłożona do załączania napięcia wejściowego i układ napięcia odniesienia. Napięcie odniesienia oraz napięcie podawane na przetwornik ADC nigdy nie mogą przekroczyć napięcia zasilającego sekcję analogową o więcej niż 0,3 V. Oznacza to że AGND – 0,3 V < VIN < VDD + 0,3 V oraz AGND – 0,3 V < VREF < VDD + 0,3 V, gdzie AGND i VDD to odpowiednio masa i linia zasilania sekcji analogowej układu, VIN to napięcie wejściowe (mierzone) przetwornika ADC a VREF to napięcie odniesienia przyłączone do tegoż układu. Oznacza to że zasilanie sekcji analogowej musi zostać załączone zanim na układ podane zostaną napięcie odniesienia lub napięcie wejściowe. Analogiczna sytuacja występuje z wejściami cyfrowymi, które muszą mieścić się w zakresie od DGND − 0,3 V di VIO + 0,3 V, gdzie VIO to napięcie zasilające wyjściowe układy cyfrowe. Oznacza to że napięcie zasilające sekcję wejść/wyjść układu musi być podane zanim zasilone zostaną kolejne układu, w innym przypadku diody zabezpieczające blokujące wyładowania ESD wbudowane w układ mogą zostać spolaryzowane w stan przewodzenia i w konsekwencji układ odczyta jakieś losowe dane, co oznacza że jego stan będzie nieznany.

    Dostęp do danych w czasie narastania napięć zasilania

    Nie należy próbować komunikować się z przetwornikiem ADC zanim napięcia zasilające system nie ustabilizują się, gdyż to także może wprowadzić go w nieprzewidziany stan. Poniższa ilustracja obrazuje sytuację w którym układ FPGA próbuje komunikować się z przetwornikiem AD7367 w trakcie narastania napięcia DVCC zasilającego sekcję cyfrową przetwornika. Sytuacja taka może skończyć się niekontrolowanym podaniem danych na przetwornik i w konsekwencji nieprzewidzianym jego zachowaniem.

    Przetworniki ADC SAR - jak zapewnić sobie poprawny pierwszy pomiar


    Inicjalizacja przetwornika ADC SAR

    Wiele przetworników ADC o sukcesywnej aproksymacji, takie jak na przykładu układy z rodziny AD760x i AD765x-1 produkcji firmy Analog Devices wymagają podania sygnału RESET w celu zainicjalizowania ich pracy po podaniu napięcia zasilającego. Po ustabilizowaniu się wszystkich napięć zasilających układ kontrolujący pracę przetwornika ADC musi wygenerować impuls RESET, co umożliwi start przetwornika w znanym i w pełni zdefiniowanym stanie. Oznacza to zazwyczaj że wszystkie rejestry są wyczyszczone a układy logiczne znajdują się w stanie domyślnym. Podczas załączania napięć zasilających na wejściu REFIN/REFOUT układu zaczyna występować pewne napięcie co powoduje iż przetwornik ADC wprowadzany jest w tryb akwizycji i konfigurowany jest wybierany przez użytkownika tryb działania układu. Po pełnym załączeniu się napięć zasilających na układ AD760x podać należy narastające zbocze RESET, które pozwoli wprowadzić układ w tryb normalnego działania. Pamiętać należy żeby impuls resetujący musi trwać co najmniej 50 ns.

    Stabilizacja napięcia odniesienia

    Przetwornik analogowo-cyfrowy zajmuje się konwersją wejściowego, analogowego napięcia do postaci cyfrowej, odnoszonej do napięcia odniesienia. Jak łatwo się domyślić napięcie odniesienia musi być ustabilizowane przed rozpoczęciem pierwszej konwersji. Wiele z układów ADC SAR posiada pin REFIN/REFOUT oraz pin podpisany REF lub REFCAP. Zewnętrznie podawane napięcie odniesienia, podłączone do układu poprzez pin REFIN/REFOUT może zostać wykorzystane do pracy układu, niejako 'nadpisując' napięcie z wbudowanego stabilizatora napięcia odniesienia. Wykorzystane może oczywiście zostać napięcie generowane wewnętrznie. Kondensator podłączony do pinu REFCAP służy do opsprzęgania i filtracji wewnętrznego bufora napięcia odniesienia, który podaje je następnie do układów zajmujących się konwersją napięcia. Poniższy schemat pokazuje przykładowy układ napięcia odniesienia na przykładzie układu z rodziny AD765x-1.

    Przetworniki ADC SAR - jak zapewnić sobie poprawny pierwszy pomiar


    Musimy upewnić się że napięcie na pinie REF lub REFCAP jest stabilne, przed przystąpieniem do pierwszej konwersji. Prędkość narastania tego napięcia zależne jest od pojemności wykorzystanego do filtracji kondensatora, co obrazuje poniższy oscylogram.

    Przetworniki ADC SAR - jak zapewnić sobie poprawny pierwszy pomiar


    Co więcej pamiętać musimy iż kiepsko zaprojektowany układ generacji napięcia odniesienia spowodować może poważne problemy podczas konwersji. Jednym z najjaskrawszych przykładów tego jest problem zatrzaśniętych kodów, który spowodowany może być niepoprawnym dobraniem lub umieszczeniem kondensatora filtrującego napięcie odniesienia lub niedostateczną wydajnością prądową bufora zewnętrznego napięcie odniesienia. Dokładniej opisał te zjawiska Alan Walsh w jednym z swoich artykułów w Analog Dialogue 47 (chyba dostępnym na elektrodzie - przyp. tłum.).

    Czas stabilizacji napięcia analogowego

    W wielokanałowych aplikacjach driver wejścia przetwornika ADC musi ustabilizować się do pełnej dokładności przetwornika. W przypadku 16 bitowego przetwornika oznacza to dokładność 0,00076%. Niestety w notach katalogowych wzmacniacz operacyjnych podaje się zazwyczaj tylko wartości czasu stabilizacji do poziomu 0,1% lub co najwyżej 0,01%. Konieczna jest zatem doświadczalna weryfikacja czasu stabilizacji na zadanym poziomie, gdyż może ona znacznie różnić się od tych podawanych w kartach katalogowych wzmacniaczy operacyjnych stosowanych jako drivery wejścia przetwornika.

    Szczególną uwagą należy zwrócić na czas stabilizacji napięcia w aplikacjach wielokanałowych z multiplekserem. Należy zapewnić dostatecznie długi czas na stabilizację napięcia wejściowego po przełączeniu się multipleksera. Na przykład wykorzystanie układu AD7606 z multiplekserem należy, dla zakresu napięć od -10 V do 10 V zapewnić co najmniej 80 mikrosekund zapasu na stabilizację napięcia. W przypadku pracy w zakresie od -5 V do 5 V zapewnić należy co najmniej 88 mikrosekund z uwagi na wyższą rozdzielczość przetwarzania. Czas ten pozwala na stabilizacją napięcia do wymaganej rozdzielczości 16 bitów. Dokładniejsze dane odnoszące się do czasu stabilizacji i projektowania analogowych front-endów i filtrów RC sterujących wejściem precyzyjnego przetwornika ADC SAR zostały umieszczone w nocie aplikacyjnej napisanej przez Alana Walsha w Analog Dialogue 46 z 2012 roku.

    Zakres napięć wejściowych

    Należy upewnić się także iż napięcie wejściowe mieści się w projektowanym zakresie, szczególnie w przypadku wejść różnicowych z obecnym napięciem współbieżnym, tak jak pokazuje to poniższa ilustracja.

    Przetworniki ADC SAR - jak zapewnić sobie poprawny pierwszy pomiar


    Na przykład dla 18 bitowego przetwornika AD7960 pracującego z prędkością 5 MSPS zakres napięć różnicowych wynosi od -VREF do VREF, jednakże oba wejścia różnicowe (VIN+ oraz VIN-) odnoszone są do masy i muszą być w zakresie od -0,1 V do VREF + 0,1 V. W takim przypadku napięcie współbieżne powinno wynosić połowę napięcia odniesienia VREF.

    Wyprowadzanie przetwornika ADC o sukcesywnej aproksymacji z trybów power-down oraz standby

    W celu zmniejszenia zużycia mocy niektóre przetworniki ADC SAR mają wbudowane tryby power-down lub standby, podczas którego są one nieaktywne. Należy upewnić się że układ wyjdzie z tego trybu przed dokonaniem pierwszej konwersji. Na przykład układ AD7606 oferuje dwa tryby oszczędzania mocy - pełne wyłączenie oraz tryb standby. Tryby te kontrolowane są za pomocą wejść GPIO opisanych jako STBY i RANGE. Poniższy wykres pokazuje zachowanie się układu w czasie gdy stan na pinach STBY oraz RANGE powraca do stanu wysokiego, a układ przetwornika powraca z stanu pełnego wyłączenia do normalnego trybu pracy, gdzie skonfigurowany jest do przetwarzania napięć w zakresie od -10 V do 10 V. W takim momencie piny REGCAPA, REGCAPB i REGCAP zostają zasilone do poprawnego napięcia zasilania, jak wyjaśniono to w karcie katalogowej układu. Do przejścia z stanu standby do trybu pracy układ potrzebuje około 100 mikrosekund, jednakże jeśli wykorzystane jest zewnętrzne napięcie odniesienia wymagane jest aż 13 milisekund. Przy pełnym wyłączeniu układu po jego załączeniu potrzebny jest reset układu do wprowadzenia go w stan pracy. Karta katalogowa specyfikuje parametry czasowe impulsu podawanego na RESET układu jako tWAKE-UP SHUTDOWN.

    Przetworniki ADC SAR - jak zapewnić sobie poprawny pierwszy pomiar


    Opóźnienia w komunikacji cyfrowej

    Powszechnie zakłada się że układy ADC o sukcesywnej aproksymacji nie wykazują żadnych opóźnień dla informacji konfiguracyjnych, jednakże nie jest to w pełni prawda. Zatem pamiętać należy o tym iż, w przypadku niektórych układów, zanim nowe ustawienia konfiguracyjne zaczną obowiązywać minąć może nawet kilka cykli konwersji.

    Na przykład układ AD7985, posiadający dwa tryby konwersji - normalny i turbo, pozwalający na zwiększenie prędkości przetwarzania aż do 2,5 MSPS - nie wyłącza układu podczas przejścia z jednego do drugiego trybu. Oznacza to iż pierwszy pomiar wykonany w trybie turbo po jego załączeniu musi zostać zignorowany gdyż nie zawiera poprawnych danych. W normalnym trybie działania nie występuje tego typu zachowanie.

    Z kolei dla układów AD7682 oraz AD7689, pierwsze trzy konwersje po załączeniu układu należy odrzucić, gdyż ustawienia konfiguracyjne zostają w pełni wprowadzone dopiero po drugiej konwersji. Oznacza zatem iż układ wykona co najmniej dwie niepoprawne konwersje podczas konfigurowania. Pokazuje to poniższa ilustracja.

    Przetworniki ADC SAR - jak zapewnić sobie poprawny pierwszy pomiar


    Opóźnienia interfejsu cyfrowego

    Oczywiście iż należy jeszcze uwzględnić opóźnienia wynikające z sposobu w jaki przetwornik ADC komunikuje się z systemem. Używane tutaj są różne interfejsy, takie jak interfejsy równoległe czy szeregowe takie jak SPI, I²C i inne. Należy pamiętać o opóźnieniach charakterystycznych dla danego typu interfejsu podczas uwzględniania opóźnień w całym systemie, mających wpływ na prędkość poprawnego zadziałania przetwornika po jego załączeniu.
    Źródła:
    http://www.analog.com/library/analogdialogue/archives/47-12/valid_first_conversion.html


    Fajne!
TME logo Szukaj w ofercie
Zamknij 
Wyszukaj w ofercie 200 tys. produktów TME
TME Logo