Korzystam z płyty TMDSEVM6678L. Mam pytanie dotyczące konfiguracji pętli PLL w SYS/BIOS z wykorzystaniem CCS5. Oczywiście przed załadowaniem programu uruchamiam skrypt GEL - polecenie "Global Default Setup". Teoretycznie powinienem teraz mieć częstotliwość taktowania CorePack na 1000MHz. To by mnie aktualnie nawet zadowoliło. Stworzyłem periodyczne przerwanie w ten sposób (nie mam pojęcia czy wykorzystane jest tu HWI/SWI, lub coś innego):
Powinienm mieć zatem zdarzenie co 500 cykli zegara. Zatem powinno wynieść to 500ns.
Funkcja clk0Fxn wygląda tak:
Mamy tu zatem miganie diodą. Nic szczególnego. Przerwanie przychodzi, co 500 cykli - sprawdziłem to funkcją "Clock_getTicks". Problem w tym, że dioda w ogóle miga. Częstotliwość błysków diody to 1Hz. Z czego wynikałoby, że częstotliwość taktowania rdzeni to 1kHz. Przerwania powinno się pojawiać raczej, co 500ns. O co tu właściwie chodzi ? W CCS częstotliwość PLL jest ustawiona. Mój temat na forum TI: Link.
Kod: text
Powinienm mieć zatem zdarzenie co 500 cykli zegara. Zatem powinno wynieść to 500ns.
Funkcja clk0Fxn wygląda tak:
Kod: text
Mamy tu zatem miganie diodą. Nic szczególnego. Przerwanie przychodzi, co 500 cykli - sprawdziłem to funkcją "Clock_getTicks". Problem w tym, że dioda w ogóle miga. Częstotliwość błysków diody to 1Hz. Z czego wynikałoby, że częstotliwość taktowania rdzeni to 1kHz. Przerwania powinno się pojawiać raczej, co 500ns. O co tu właściwie chodzi ? W CCS częstotliwość PLL jest ustawiona. Mój temat na forum TI: Link.