Przetwornik analogowo-cyfrowy (ADC) o sukcesywnej aproksymacji (SAR) zasadniczo wymaga drivera wejścia analogowego, aby zapewniać założoną w czasie projektu precyzję. Jednakże przy wykorzystaniu go z niższą przepustowością i mniejszą rozdzielczością, można obyć się bez wzmacniacza wejściowego. Przyjrzymy się w poniższym artykule procesowi próbkowania sygnału wejściowego przez SAR ADC, aby zrozumieć jak zachowuje się napięcie wejściowe podczas jego pracy i jakie są wymagania sterowania wejściem analogowym takiego układu.
Wejście przetwornika SAR jest kombinacją przełącznika próbkującego, opornika i pojemności. Poniższy schemat prezentuje uproszczoną budowę wewnętrzną stopnia wejściowego przetwornika ADC o sukcesywnej aproksymacji.
Przełącznik próbkujący jest zwierany na czas akwizycji (tACQ) aby spróbkować sygnał wejściowy i rozwiera się na czas konwersji wartości napięcia na wartość cyfrową. Podczas próbkowania kondensator wewnątrz układu ładowany jest do napięcia równego napięciu wejściowemu poprzez transfer ładunku z wejścia do kondensatora. Dla przetwornika ADC o rozdzielczości N bitów kondensator powinien, w czasie akwizycji, ustabilizować swoją wartość do poziomu VIN ± ½ LSB.
Gdzie VIN to analogowe napięcie podczas próbkowania, a 1 LSB to wartość najmniej znaczącego bitu wyrażona w woltach dla N bitowego przetwornika ADC.
Preferuje się umieszczanie filtra RC przez wejściem przetwornika SAR ADC. Robi się tak z uwagi na zapewnienie optymalnej ilości ładunku dla kondensatora próbkującego w układzie podczas fazy próbkowania, oraz po to aby zredukować spadek napięcia na wejściu, odczuwany przez źródło napięcia podczas próbkowania. Poniższy schemat prezentuje uproszczony układ wejściowy sterujący przetwornikiem analogowo-cyfrowym o sukcesywnej aproksymacji z analogowego źródła napięcia.
Źródło analogowe wyczuwa spadek napięcia podczas próbkowania. Wartość pojemności CFLT dobiera się zazwyczaj jako wynoszącą od 20 do 60 razy pojemność kondensatora próbkującego. Impedancja wyjściowa źródła napięciowego, sterującego przetwornikiem, pełni kluczową rolę podczas stabilizacji napięcia wejściowego w czasie próbkowania go przez przetwornik. Czas wymagany na stabilizację tego napięcia (tsettle) zwiększa się wraz z zwiększaniem impedancji wyjściowej analogowego źródła napięcia, sterującego układem SAR ADCl.
Aby uzyskać zakładaną precyzję N bitów konieczne jest spełnienie zależności tsettle ≦ tacq.
Zaprezentowany poniżej przebieg pokazuje jak różne czasy stabilizacji tsettle osiągane są z rozmaitymi wartościami opornika ROUT dla przetwornika SAR ADC pracującego z częstotliwością próbkowania równą 100 kHz.
Zaprezentowane przebiegi pokazują iż analogowe źródło napięcia o impedancji wewnętrznej równej 1500 Ω (Przypadek I) nie jest w stanie ustabilizować napięcia wejściowego w czasie jego akwizycji przez ADC, jednakże przy impedancji 500 Ω (Przypadek II) już spełnia wymagania co do czasu stabilizacji napięcia na wejściu przetwornika. Oznacza to iż w pierwszym przypadku wymagane jest zastosowanie dodatkowego drivera, sterującego wejściem układu SAR, a w przypadku drugim stosowanie wzmacniacza nie jest konieczne.
W ogólności, jako że czas akwizycji zależny jest od prędkości próbkowania przetwornika o sukcesywnej aproksymacji, redukowanie częstotliwości próbkowania pozwala na wydłużenie czasu próbkowania, zatem w przypadku pierwszym można by też ujść bez stosowania drivera, o ile zmniejszyłoby się częstotliwość próbkowania do wartości mniejszej niż 100 kHz, dla których prezentowano przebiegi.
Podsumowanie: Przy niższych przepustowościach, przetworniki ADC o sukcesywnej aproksymacji, mogą być wysterowane z powodzeniem bez stosowania wzmacniacza na wejściu. Wraz z zwiększaniem się rozdzielczości czas stabilizacji tsettle zwiększa się a wraz z zwiększaniem częstotliwości próbkowania, czas akwizycji skraca się, zatem przetworniki SAR ADC o wyższej rozdzielczości i/lub wyższej częstotliwości próbkowania wymagają stosowania driverów na wejściu w celu zmniejszenia czasu stabilizacji napięcia i osiągnięcia zakładanej w projekcie precyzji.
Źródło:
http://e2e.ti.com/blogs_/b/precisionhub/archi...ys-need-an-amplifier-to-drive-my-sar-adc.aspx
Wejście przetwornika SAR jest kombinacją przełącznika próbkującego, opornika i pojemności. Poniższy schemat prezentuje uproszczoną budowę wewnętrzną stopnia wejściowego przetwornika ADC o sukcesywnej aproksymacji.
Przełącznik próbkujący jest zwierany na czas akwizycji (tACQ) aby spróbkować sygnał wejściowy i rozwiera się na czas konwersji wartości napięcia na wartość cyfrową. Podczas próbkowania kondensator wewnątrz układu ładowany jest do napięcia równego napięciu wejściowemu poprzez transfer ładunku z wejścia do kondensatora. Dla przetwornika ADC o rozdzielczości N bitów kondensator powinien, w czasie akwizycji, ustabilizować swoją wartość do poziomu VIN ± ½ LSB.
Gdzie VIN to analogowe napięcie podczas próbkowania, a 1 LSB to wartość najmniej znaczącego bitu wyrażona w woltach dla N bitowego przetwornika ADC.
Preferuje się umieszczanie filtra RC przez wejściem przetwornika SAR ADC. Robi się tak z uwagi na zapewnienie optymalnej ilości ładunku dla kondensatora próbkującego w układzie podczas fazy próbkowania, oraz po to aby zredukować spadek napięcia na wejściu, odczuwany przez źródło napięcia podczas próbkowania. Poniższy schemat prezentuje uproszczony układ wejściowy sterujący przetwornikiem analogowo-cyfrowym o sukcesywnej aproksymacji z analogowego źródła napięcia.
Źródło analogowe wyczuwa spadek napięcia podczas próbkowania. Wartość pojemności CFLT dobiera się zazwyczaj jako wynoszącą od 20 do 60 razy pojemność kondensatora próbkującego. Impedancja wyjściowa źródła napięciowego, sterującego przetwornikiem, pełni kluczową rolę podczas stabilizacji napięcia wejściowego w czasie próbkowania go przez przetwornik. Czas wymagany na stabilizację tego napięcia (tsettle) zwiększa się wraz z zwiększaniem impedancji wyjściowej analogowego źródła napięcia, sterującego układem SAR ADCl.
Aby uzyskać zakładaną precyzję N bitów konieczne jest spełnienie zależności tsettle ≦ tacq.
Zaprezentowany poniżej przebieg pokazuje jak różne czasy stabilizacji tsettle osiągane są z rozmaitymi wartościami opornika ROUT dla przetwornika SAR ADC pracującego z częstotliwością próbkowania równą 100 kHz.
Zaprezentowane przebiegi pokazują iż analogowe źródło napięcia o impedancji wewnętrznej równej 1500 Ω (Przypadek I) nie jest w stanie ustabilizować napięcia wejściowego w czasie jego akwizycji przez ADC, jednakże przy impedancji 500 Ω (Przypadek II) już spełnia wymagania co do czasu stabilizacji napięcia na wejściu przetwornika. Oznacza to iż w pierwszym przypadku wymagane jest zastosowanie dodatkowego drivera, sterującego wejściem układu SAR, a w przypadku drugim stosowanie wzmacniacza nie jest konieczne.
W ogólności, jako że czas akwizycji zależny jest od prędkości próbkowania przetwornika o sukcesywnej aproksymacji, redukowanie częstotliwości próbkowania pozwala na wydłużenie czasu próbkowania, zatem w przypadku pierwszym można by też ujść bez stosowania drivera, o ile zmniejszyłoby się częstotliwość próbkowania do wartości mniejszej niż 100 kHz, dla których prezentowano przebiegi.
Podsumowanie: Przy niższych przepustowościach, przetworniki ADC o sukcesywnej aproksymacji, mogą być wysterowane z powodzeniem bez stosowania wzmacniacza na wejściu. Wraz z zwiększaniem się rozdzielczości czas stabilizacji tsettle zwiększa się a wraz z zwiększaniem częstotliwości próbkowania, czas akwizycji skraca się, zatem przetworniki SAR ADC o wyższej rozdzielczości i/lub wyższej częstotliwości próbkowania wymagają stosowania driverów na wejściu w celu zmniejszenia czasu stabilizacji napięcia i osiągnięcia zakładanej w projekcie precyzji.
Źródło:
http://e2e.ti.com/blogs_/b/precisionhub/archi...ys-need-an-amplifier-to-drive-my-sar-adc.aspx
Fajne? Ranking DIY