Elektroda.pl
Elektroda.pl
X

Search our partners

Find the latest content on electronic components. Datasheets.com
Elektroda.pl
Please add exception to AdBlock for elektroda.pl.
If you watch the ads, you support portal and users.

Granice stosowania stabilizatorów LDO: niski zapas napięcia i małe obciążenia

ghost666 10 Sep 2014 13:33 4359 0
  • Zapas napięcia dla stabilizatora LDO i jego wpływ na szum wyjściowy i PSRR

    Najnowsze układy analogowe, pracujące z częstotliwością kilku gigaherców budowane są często w submikronowych technologiach, co wymusza rekordowo niskie napięcia zasilania, często poniżej 1 wolta. Układy te, dodatkowo, charakteryzują się zadziwiająco wysokim zapotrzebowaniem na prąd elektrycznym, zatem dodatkowym elementem do rozważenia jest zarządzanie rozpraszaniem ciepła w układzie. Nadrzędnym celem w projektowaniu układów zasilania do tych systemów jest redukcja ilości generowanego ciepła do minimalnego poziomu, zapewniającego nadal poprawną pracę systemu.

    Przetwornice impulsowe DC/DC są najefektywniejszymi źródłami napięcia zasilającego, charakteryzujące się efektywnością przekraczającą, w niektórych przypadkach, 95%. Jednakże cena, jaką się za to płaci jest bardzo duża. Zasilanie stabilizowane przez takie przetwornice charakteryzuje się wysokim poziomem szumu, często występującym w bardzo szerokim zakresie częstotliwości. Stabilizatory liniowe o niskim spadku napięcia (LDO, ang. Low-droput) są często stosowane do 'czyszczenia' napięcia zasilającego z szumu, jednakże ich stosowanie także wiąże się z pewnymi kosztami, głównie związanymi z rozpraszaniem energii, wynikającej z ich liniowego charakteru. Zwiększa to ogóle obciążenie cieplne projektowanego systemu. Aby zminimalizować wpływ tych problemów stabilizatory LDO pracują bardzo często przy bardzo niewielkiej różnicy napięć wejściowego i wyjściowego (nazwijmy tą różnicę zapasem napięcia). W poniższym artykule przyjrzyjmy się jaki wpływ ma niski zapas napięcia na pracę stabilizatora liniowego, a szczególnie na odrzucenie wpływu zasilacza (PSRR ang. Power Supply Rejection Rate) i całkowity szum napięcia wyjściowego.

    PSRR stabilizatora LDO w funkcji zapasu napięcia

    Odrzucenie wpływu zasilacza na napięcie wyjściowe (PSRR) w stabilizatorze LDO ściśle zależy od zapasu napięcia na wejściu, z którym do czynienia ma stabilizator. Dla ustalonego zapasu napięcia PSRR pogarsza się wraz z zwiększaniem prądu pobieranego z stabilizatora, jest to szczególnie prawdziwe dla niskich zapasów napięcia i dużych prądów. Poniższy wykres pokazuje parametr PSRR w funkcji częstotliwości zakłóceń w napięciu zasilającym dla układu ADM7160 - ultraniskoszumnego stabilizatora 2,5 V. PSRR zaprezentowany jest dla stałego obciążenia równego 200 mA i czterech różnych wartości zapasu napięcia - 200 mV, 300 mV, 500 mV oraz 1 V. Wraz ze spadkiem zapasu napięcia pogarsza się PSRR i różnica może być dosyć dramatyczna. Na przykład przy częstotliwości 100 kHz spadek zapasu napięcia o połowę, od 1 V do 500 mV skutkuje spadkiem PSRR o 5 dB. Dalszy spadek - do 300 mV - powoduje zmniejszenie PSRR o kolejne 18 dB.

    Granice stosowania stabilizatorów LDO: niski zapas napięcia i małe obciążenia


    Poniższy schemat blokowy pokazuje konstrukcję wewnętrzną stabilizatora LDO. Wraz ze wzrostem pobieranego prądu wzmocnienie elementu PMOS spada, przez co wychodzi on z zakresu nasycenia i wchodzi w zakres pracy triodowej. Powoduje to zmniejszenie całkowitego wzmocnienia w pętli, co przekłada się efektywnie na spadek współczynnika PSRR układu. Im mniejszy zapas napięcia na wejściu stabilizatora tym spadek wzmocnienia w układzie jest bardziej dramatyczny, a jeśli zapas napięcia spadnie do zera, to wzmocnienie pętli wynosić wtedy będzie jeden, co przełoży się na PSRR równe dokładnie 0 dB.

    Kolejnym czynnikiem ograniczającym wzmocnienie pętli sprzężenia zwrotnego w stabilizatorze jest rezystancja elementów przez które przechodzi napięcie zasilające. Wlicza się w to rezystancja tranzystora polowego w układzie oraz doprowadzeń wewnątrz struktury. Opór ten można, w przybliżeniu, wyznaczyć znając minimalny spadek napięcia na układzie. W przypadku ADM7160 jest to 200 mV przy obciążeniu 200 mA, wykorzystując prawo Ohma, można wyliczyć iż w tym przypadku sumaryczny opór elementów wewnętrznych tego układu wynosi około 1 Ω. Można modelować ten element jako dwa, szeregowe oporniki - jeden o stałym oporze, a drugi o zmiennym.

    Spadek napięcia na skutek płynącego przez opór prądu odejmuje się od napięcia dren-źródło, tranzystora FET wewnątrz struktury stabilizatora LDO. Na przykład dla tranzystora o oporze 1 Ω, spadek przy prądzie równym 200 mA spowoduje redukcję napięcia dren-źródło o 200 mV. Podczas estymacji PSRR stabilizatora LDO pracującego z zapasem napięcia równym 500 mV lub 1 V należy pamiętać iż efektywny spadek napięcia na elemencie aktywnym stabilizatora wynosi, odpowiednio, 300 mV i 800 mV.

    Granice stosowania stabilizatorów LDO: niski zapas napięcia i małe obciążenia
    Granice stosowania stabilizatorów LDO: niski zapas napięcia i małe obciążenia


    Efekty tolerancji na zapas napięcia stabilizatora LDO

    Klienci często pytają inżynierów firmy Analog Devices o pomoc w doborze stabilizatora LDO, aby wygenerować stabilne i wolne od szumu napięcie X z wejścia o napięciu Y przy poborze prądu Z. W tych rozważania często pomija się jeden wazny parametr systemu, jakim jest tolerancja napięć wejściowych i wyjściowych. Wraz ze spadkiem zapasu napięcia na układzie tolerancje, napięć wejściowych i wyjściowych robią się coraz mniejsze i mogą mieć dramatyczny wpływ na pracę systemu zasilania. Przy uwzględnieniu skrajnie niekorzystnego rozkładu napięć, będących nadal w zakresie tolerancji możemy uzyskać znacznie niższy zapas napięcia na stabilizatorze. Na przykład jeśli napięcie wyjściowe może być maksymalnie i 1,5% wyższe od nominalnego a wejściowe o 3% niższe od zakładanego. Rozważmy stabilizator napięcia 3,3 V zasilany z napięcia 3,8 V. W takim przypadku zapas napięcia wynosi, efektywnie, 336,5 mV zamiast zakładanych 500 mV. Z największym dopuszczalnym obciążeniem, równym 200 mA, napięcie dren-źródło w takim przypadku to zaledwie 136,5 mV. W takich warunkach, w przypadku układu ADM7160, możemy spodziewać się PSRR znacznie gorszego niż 55 dB, specyfikowane w karcie katalogowej dla 10 mA poboru prądu z stabilizatora.

    PSRR stabilizatora LDO działającego przy spadku napięcia

    Klienci często stawiają pytanie o PSRR stabilizatora LDO w czasie spadku napięcia. Wstępnie wydaje się być to bardzo zasadnym pytaniem, jednakże spojrzenie na uproszczony schemat blokowy stabilizatora pokazuje iż tak naprawdę jest ono bez sensu. Gdy stabilizator znajduje się w stanie spadku napięcia to opór elementu regulowanego wynosi zero, a napięcie wyjściowe jest równej napięciu wejściowemu pomniejszonemu o spadek napięcia na oporze układu, wynikającego z rezystancji RDSON tranzystora polowego etc. W takim przypadku stabilizator niczego nie stabilizuje i nie pełni roli filtra szumu, zachowuje się jak zwykły opornik. Opór tego elementu wraz z kondensatorem wyjściowym formuje prosty filtr RC, spełniający pewną rolę filtra dla zakłóceń, jednakże koralik ferrytowy lub dyskretny opornik pełnią tą rolę za o wiele mniejsze pieniądze.

    Zachowywanie dobrych parametrów przy pracy z niskim zapasem napięcia

    Niezwykle istotnym jest rozważenie wpływu niskiego zapasu napięcia na PSRR stabilizatora, gdy pracuje się właśnie z niskim zapasem napięcia. Jeśli nie skupimy się na analizie zachowania stabilizatora w takich warunkach, otrzymamy bardziej zakłócone napięcie zasilające niż się spodziewaliśmy w projekcie. Na poniższym wykresie widzimy zależność PSRR od zapasu napięcia. Wykres taki zazwyczaj można odnaleźć w karcie katalogowej stabilizatora LDO i wykorzystać do determinacji jaki efektywny PSRR otrzymać możemy w konkretnej aplikacji.

    Granice stosowania stabilizatorów LDO: niski zapas napięcia i małe obciążenia


    Jednakże czasami prościej jest wykorzystać te informacje poprzez sprawdzenie jak efektywnie stabilizator LDO tłumi zakłócenia w napięciu zasilającym. Poniższe wykresy pokazują wpływ jaki ma stabilizator LDO na całkowity szum w napięciu zasilającym, pracując przy różnej wartości zapasu napięcia.

    Poniższy wykres pokazuje szum wyjściowy z stabilizatora ADM7160 stabilizującego napięcie 2,5 V z napięciem wejściowym 3 V przy obciążeniu 100 mA. Porównano to z szumem pochodzącym z zasilacza warsztatowego E3631, który w swojej specyfikacji obiecuje nie więcej niż 350 µWrms szumu w zakresie od 20 Hz do 20 MHz. Głównymi częstotliwościami przy których widzimy zakłócenia są harmoniczne wynikające prostowania napięcia sieci 60 Hz, występują one poniżej 1 kHz. Szerokie zakłócenie przy 10 kHz wynika z pracy przetwornicy DC/DC, która generuje napięcie zasilające stabilizator. Zakłócenia powyżej 1 MHz wynikają z źródeł sygnału radiowego i są niezwiązane z samym układem zasilającym. Zmierzono szum zasilacza i wyniósł on 56 µVrms w zakresie od 10 Hz do 100 kHz i 104 µVrms jeśli wlicza się do tego wyróżniające się pasma. Stabilizator LDO pracujący w tych warunkach radzi sobie bardzo dobrze i filtruje zakłócenia pochodzące z zasilacza. Napięcie wyjściowe charakteryzuje się szumem na poziomie 9 µWrms.

    Granice stosowania stabilizatorów LDO: niski zapas napięcia i małe obciążenia


    Gdy zapas napięcia spada do 200 mV, szpilka zakłóceń przy 100 kHz zaczyna być bardziej widoczna i wystawać poza poziom szumów, wraz z współczynnikiem PSRR zmniejszającym się dla dużych częstotliwości. Poziom szumów w napięciu wzrasta nieznacznie do 10,8 µVrms. Przy spadku zapasu napięcia do 150 mV, harmoniczne pochodzące z prostownika napięcia sieciowego zaczynają mieć wpływ na poziom szumów w napięciu wyjściowym ze stabilizatora, którego poziom szumów wzrasta do 12 µVrms. Średniej wielkości pik pojawia się dodatkowo w widmie przy 250 kHz, co może mieć znaczny wpływ na czułe układy analogowe, nawet jeżeli wzrost całkowitego poziomu szumów w układzie nie jest znaczny. Dalszy spadek zapasu napięcia z jakim pracuje stabilizator powoduje dalszy spadek PSRR i zwiększenie amplitudy szumów w napięciu wyjściowym. Na poniższym wykresie widać widmo sygnału wyjściowego dla zapasu napięcia równego 100 mV. Poziom szumów w takim przypadku wynosi 12,5 µV i powiększa się o 0,2 µV jeśli uwzględni się także piki w widmie.

    Granice stosowania stabilizatorów LDO: niski zapas napięcia i małe obciążenia


    Przy zapasie napięcia równym 75 mV, szum wyjściowy zaczyna być już bardzo problematyczny. Widoczne w widmie są piki pochodzące od harmonicznych prostownika napięcia sieciowego. Poziom szumów wynosi 18 µVrms, a jeśli doliczymy do tego piki to aż 27 µVrms. Szum powyżej 200 kHz jest mocniej tłumiony, gdyż pętla sprzężenia zwrotnego w stabilizatorze zachowuje się jak pasywny filtr RC. Przy zapasie napięcia równym 65 mV układ ADM7160 działa już w spadku napięcia. Szum wyjściowy z wliczonymi pikami wynosi aż 109 µVrms, czyli tyle samo co na wejściu układu. Jedynie zakłócenia powyżej 100 kHz są tłumione, z uwagi na pasywny filtr RC sformowany z stabilizatora i kondensatora wyjściowego.

    Granice stosowania stabilizatorów LDO: niski zapas napięcia i małe obciążenia


    Ultraniskoszumne stabilizatory LDO o wysokim PSRR

    Nowa klasa stabilizatorów LDO, do których należy między innymi układ ADM7150, to niskoszumne stabilizatory, charakteryzujące się wysokim PSRR, które efektywnie złożone są z dwóch, połączonych szeregowo układów LDO, dostępna jest na rynku. Szeregowe połączenie dwóch stabilizatorów pozwala na zwiększenie PSRR, efektywnie je niemalże podwajając. Pozwala to osiągnąć PSRR przekraczające 60 dB przy częstotliwości 1 MHz i znacznie powyżej 100 dB przy niższych częstotliwościach, kosztem wyższego zapasu napięcia, wymaganego przez układ.

    Poniższy wykres pokazuje spektralną gęstość szumu napięcia wyjściowego 5 V z stabilizatora ADM7150 przy zapasie napięcia wynoszącym 800 mV i pobieranych 500 mA prądu. Szum wyjściowy, w zakresie od 10 Hz do 100 kHz wynosi zaledwie 2,2 µVrms. Przy spadku zapasu napięcia do 600 mV, szum wzrasta do zaledwie 2,3 µVrms.

    Granice stosowania stabilizatorów LDO: niski zapas napięcia i małe obciążenia


    Przy zapasie napięcia równym 500 mV, widoczne są harmoniczne pochodzące z prostownika napięcia sieciowego przy maksimum przypadającym na 12 kHz. Widmo pokazano poniżej. Szum w napięciu wyjściowym wynosi 3,9 µVrms.

    Granice stosowania stabilizatorów LDO: niski zapas napięcia i małe obciążenia


    Przy zapasie napięcia 350 mV stabilizator pracuje w spadku napięcia. Nie jest w tej sytuacji zdolny do poprawnej pracy i zachowuje się jak pasywny opornik. Szum wyjściowy wzrasta w tej sytuacjo do niemalże 76 µVrms, jak pokazano poniżej. Zakłócenia wejściowe są jedynie tłumione przez filtr sformowany z oporu RDSON wewnętrznego tranzystora polowego i pojemność na wyjściu stabilizatora.

    Granice stosowania stabilizatorów LDO: niski zapas napięcia i małe obciążenia


    Podsumowanie

    Nowoczesne stabilizatory LDO coraz częściej wykorzystywane są do filtracji szumu z napięć zasilających czułe systemy analogowe, stabilizowanych wcześniej przez stabilizatory impulsowe, generujące napięcie zasilające z dużą ilością szerokopasmowego szumu. Przetwornice stosowane do stabilizacji napięcia zasilania są bardzo efektywne, jednak stabilizowane przez nie napięcie charakteryzuje się niską jakością. Zastosowanie stabilizatora liniowego zmniejsza i zawartość szumu w napięciu zasilającym i efektywność systemu zasilającego. Zatem muszą one być stosowane z możliwie niskim spadkiem napięcia, aby zmaksymalizować efektywność systemu.

    Jak zaprezentowano powyżej, PSRR stabilizatora liniowego jest funkcją obciążenia oraz zapasu napięcia - spada wraz z wzrostem poboru prądu i spadkiem zapasu napięcia na wejściu układu z uwagi na zmniejszające się wzmocnienie pętli sprzężenia zwrotnego w układzie i przejście tranzystora FET w strukturze stabilizatora z stanu nasycenia do regionu triodowego.

    Rozważając charakterystykę źródła szumu, PSRR i zakresy tolerancji napięć wejściowych i wyjściowych, projektanci systemów starają się jednocześnie zoptymalizować ilość rozpraszanego ciepła i poziom szumu w stabilizowanym napięciu, szczególnie przy zasilaniu czułych układów analogowych.

    Przy pracy z niskim zapasem napięcia, niekorzystny układ napięć, nadal w tolerancji, ma przede wszystkim wpływ na pogarszanie się PSRR stabilizatora. Projektowanie układu, pamiętając o tolerancji napięć zapewni nam niezawodny projekt, a z kolei pominięcie tolerancji napięć w systemie spowoduje pogorszenie PSRR i wprowadzenie sporej ilości szumu do napięcia zasilającego system, zwiększając całkowity poziom szumów w sygnałach analogowych.

    Źródło:

    http://www.analog.com/library/analogdialogue/archives/48-09/ldo_corners.html

    Cool! Ranking DIY
    Can you write similar article? Send message to me and you will get SD card 64GB.
    About Author
    ghost666
    Translator, editor
    Offline 
    Fizyk z wykształcenia. Po zrobieniu doktoratu i dwóch latach pracy na uczelni, przeszedł do sektora prywatnego, gdzie zajmuje się projektowaniem urządzeń elektronicznych i programowaniem. Od 2003 roku na forum Elektroda.pl, od 2008 roku członek zespołu redakcyjnego.
    ghost666 wrote 10400 posts with rating 8694, helped 157 times. Live in city Warszawa. Been with us since 2003 year.
  • Computer ControlsComputer Controls