Elektroda.pl
Elektroda.pl
X
PCBway
Proszę, dodaj wyjątek dla www.elektroda.pl do Adblock.
Dzięki temu, że oglądasz reklamy, wspierasz portal i użytkowników.

Optymalizacja zasilaczy LDO dzięki zrozumieniu ich zasady działania

ghost666 15 Gru 2014 17:34 3051 0
  • Stabilizatory liniowe LDO, czyli o niskim spadku napięcia, są teoretycznie bardzo prostymi układami, jednakże prawda jest inna i ich działanie wymaga głębszej analizy do poprawnej aplikacji. Stabilizatory LDO często używane są do oczyszczania napięcia zasilającego z szumu lub do stabilizacji niskoszumnych źródeł zasilania dla precyzyjnej elektroniki analogowej.

    Artykuł ten ma za zadanie wprowadzić czytelnika w terminologię używaną do mówienia o stabilizatorach LDO i wytłumaczyć fundamentalne koncepty, takie jak spadek napięcia, zapas napięcia, prąd pobierany przez stabilizator, prąd masy, prąd odłączenia, efektywność, stabilizacja liniowa DC, odpowiedź na nagłe zmiany obciążenia, odrzucenie wpływu zasilania (PSRR), szum wyjściowy i precyzja napięcia wyjściowego. W tym celu wykorzystane zostaną proste przykłady obrazujące dane parametry czy zjawiska.

    Stabilizatory LDO często wybierane są do aplikacji w systemach bez przeprowadzenia analizy układu. Przedstawione poniżej koncepcje pozwolą projektantom systemów wykorzystać najlepiej dobrane LDO, bazując na wymaganiach systemu.

    Spadek napięcia

    Spadek napięcia na stabilizatorze o napięcie Vdropout to różnica napięć pomiędzy wejściem i wyjściem stabilizatora, przy której nie jest on już w stanie stabilizować napięcia, jeśli spadnie ono na wejściu niżej. W tym regionie napięć, element ten działa jak opornik z rezystancją zależną od rezystancji dren-źródło (RDSON) tranzystora wyjściowego. Spadek napięcia na LDO, wyrazić można poprzez opór RDSON i prąd wyjściowy Iload, jako:

    Vdropout = Iload × RDSON


    W rezystancję RDSON wlicza się opór elementów aktywnych w strukturze, doprowadzeń, nóżek i innych elementów układu. Ocenić go można bazując na napięciu spadku na stabilizatorze. Na przykład, dla ADP151 w obudowie WLCSP, w najgorszym przypadku spadek napięcia wynosi on 200 mV dla pobieranego prądu równego 200 mA, zatem RDSON wynosi około 1.0 Ω. Rysunek pierwszy, poniżej, pokazuje uproszczony schemat stabilizatora LDO. W sytuacji gdy różnica napięć na wejściu i wyjściu zbliża się do wartości Vdropout, opór wewnętrzny zbliża się do zera. W takiej sytuacji stabilizator nie może poprawnie regulować napięcia na wyjściu, co oznacza, iż inne parametry, takie jak stabilizacja liniowa, precyzja, PSRR i parametry dotyczące szumu są bezwartościowe.

    Optymalizacja zasilaczy LDO dzięki zrozumieniu ich zasady działania
    Rys.1. Uproszczony schemat stabilizatora LDO


    Rysunek 2 pokazuje wykres napięcia wyjściowego w funkcji napięcia wejściowego stabilizatora 3 V LDO ADM7172. Spadek napięcia na tym elemencie wynosi typowo 172 mV przy prądzie 2 A. RDSON tego elementu to około 86 mΩ. Rejon spadku napięcia tego elementu rozciąga się od około 3,172 V do 2,3 V. Poniżej 2,3 V układ nie jest w stanie działać. Przy mniejszych obciążeniach spadek napięcia jest proporcjonalnie mniejszy: przy prądzie równym 1 A, spadek wynosi 86 mV. Niski spadek napięcia na stabilizatorze LDO poprawia wydajność stabilizacji.

    Optymalizacja zasilaczy LDO dzięki zrozumieniu ich zasady działania
    Rys.2. Rejon spadku napięcia stabilizatora LDO 3 V ADM7172


    Zapas napięcia

    Zapas napięcia to różnica pomiędzy napięciami na wejściu i wyjściu, która zapewnia sytuację, w której LDO spełnia specyfikację z karty katalogowej. Zazwyczaj parametr ten wyszczególniony jest w dokumentacji wraz z innymi parametrami, przy których opisywane są własności układu. Zapas napięcia w przypadku stabilizatorów LDO wynosi około 400..500 mV, jednakże pewne układy wymagają zapasu wynoszącego nawet 1,5 V. Nie należy mylić zapasu napięcia ze spadkiem napięcia, jako że są one ze sobą tożsame tylko w rejonie spadku napięcia (patrz wyżej).

    Prąd pobierany przez stabilizator i prąd masy

    Prąd pobierany przez stabilizator (IQ) to prąd, który potrzebny jest do zasilania wewnętrznych elementów układu LDO, podczas gdy obciążenie stabilizatora jest zerowe. Wlicza on w siebie prąd pobierany przez źródło napięcia odniesienia, wzmacniacz błędu, dzielnik wyjściowy oraz układy zabezpieczeń - termicznego i nadprądowego. Wartość prądu pobieranego przez stabilizator zależna jest od jego topologii, napięcia wejściowego i temperatury układu.

    IQ = IIN przy braku obciążenia


    Prąd pobierany przez stabilizator ADP160 jest niemalże stały w zakresie napięć wejściowych od 2 V do 5,5 V, jak pokazuje to wykres na rysunku 3.

    Optymalizacja zasilaczy LDO dzięki zrozumieniu ich zasady działania
    Rys.3. Prąd pobierany przez stabilizator w funkcji napięcia wejściowego dla układu ADP160.


    Prąd masy (IGND) układu to różnica pomiędzy prądem pobieranym przez stabilizator i prądem wyjściowym IIN. Niski prąd IGND maksymalizuje efektywność stabilizatora.

    IGND= IIN– IOUT


    Rysunek 4 pokazuje zmianę prądu masy w funkcji prądu obciążenia dla układu ADP 160.

    Optymalizacja zasilaczy LDO dzięki zrozumieniu ich zasady działania
    Rys.4. Prąd masy w funkcji prądu obciążenia dla ADP160.


    Dla wysokiej jakości stabilizatorów LDO CMOS, prąd masy jest zazwyczaj mniejszy niż 1% prądu obciążenia. Prąd masy wzrasta wraz z obciążeniem, ponieważ sterowanie bramką elementu PMOS musi kompensować spadek napięcia spowodowany przez opór tego elementu. W rejonie spadku napięcia, prąd masy może zwiększać się wraz z wchodzeniem elementu wyjściowego w stan nasycenia. CMOS LOD są kluczowe w aplikacjach, gdzie niskie zużycie mocy lub niewielki prąd polaryzacji są krytyczne.

    Prąd odłączenia

    Prąd odłączenia to taki prąd, przy którym LDO odłącza wyjście. Gdy układ jest wyłączony w ten sposób wzmacniacz błędu i źródło napięcia referencyjnego nie są zasilane. Prąd odłączenia zwiększa się wraz z temperaturą z uwagi na zwiększony upływ prądu. Obrazuje to rysunek 5.

    Optymalizacja zasilaczy LDO dzięki zrozumieniu ich zasady działania
    Rys.5. Prąd odłączenia w funkcji temperatury dla układu ADP160.


    Wydajność

    Wydajność stabilizatora LDO determinuje się poprzez pomiar prądu masy i napięć - wejściowego i wyjściowego. Wyrażona ona jest wzorem:

    Wydajność = IOUT/(IOUT + IGND) × VOUT/VIN × 100%


    Aby zmaksymalizować wydajność, zapas napięcia i prąd masy muszą być minimalne. Dodatkowo, różnica napięć pomiędzy wejściem a wyjściem stabilizatora powinna być najmniejsza. Ta różnica napięć jest kluczowym parametrem wyznaczającym efektywność układu, niezależnie od obciążenia. Na przykład dla stabilizatora 3,3 V zasilanego 5 V nigdy nie przekroczy ona 66%, ale jeżeli zasilanie wyniesie 3,6 V efektywność równa będzie 91,7%. Rozpraszanie mocy na LDO wynosi:

    P = (VIN – VOUT) × IOUT.


    Stabilizacja obciążenia DC

    Stabilizacja obciążenia mówi o tym, jak dobrze stabilizator LDO jest w stanie regulować napięcie w warunkach zmiennego obciążenia. Parametr ten, pokazany na rysunku 6, definiuje się jako:

    Stabilizacja obciążenia = ∆VOUT/∆IOUT


    Optymalizacja zasilaczy LDO dzięki zrozumieniu ich zasady działania
    Rys.6. Napięcie wyjściowe w funkcji prądu pobieranego z stabilizatora ADM7172.


    Stabilizacja liniowa DC

    Stabilizacja liniowa to miara tego jak LDO zachowuje specyfikowane napięcie wyjściowe przy zmianach napięcia wejściowego. Definiuje się ją jako:

    Stabilizacja liniowa DC = ∆VOUT/∆VIN


    Rysunek 7 pokazuje napięcie wyjściowe z układu ADM7172 w funkcji napięcia wejściowego przy różnych prądach obciążenia. Stabilizacja liniowa pogarsza się wraz z wzrostem prądu obciążenia, ponieważ wewnętrzna pętla sprzężenia zwrotnego w układzie LDO ma mniejsze wzmocnienie. Wraz z zwiększaniem się różnicy napięć na wejściu i wyjściu LDO ilością rozpraszanej na stabilizatorze mocy zwiększa się także, co powoduje wzrost temperatury układu i w konsekwencji zmienia temperaturę złącza elementów wewnętrznych, co przekłada się na zmniejszenie napięcia przerwy energetycznej (referencyjnego) i offsetu.

    Optymalizacja zasilaczy LDO dzięki zrozumieniu ich zasady działania
    Rys.7. Napięcie wyjściowe w funkcji napięcia wejściowego stabilizatora ADM7172.


    Precyzja DC

    Całkowita precyzja napięcia wyjściowego zawiera w sobie efekty wynikające z regulacji napięcia wyjściowego, dryft napięcia odniesienia i wzmacniacza błędu. Zmiana napięcia wyjściowego, w stabilizowanym zasilaczu, powodowana jest głównie zmianami napięcia odniesienia i zmianami w układzie wzmacniacza błędu. Jeśli korzysta się z dyskretnych oporników do konfiguracji napięcia, tolerancja tych oporników może mieć kluczowe znaczenie dla precyzji DC wyjścia. Regulacja napięcia wyjściowego (liniowa i obciążeniowa) wraz z offsetem napięciowym wzmacniacza błędu zazwyczaj daje precyzję na poziomie 1..3% napięcia wyjściowego.

    Na przykład, jeśli obliczamy całkowitą precyzję stabilizatora LDO 3,3 V w zakresie temperatur od 0°C do 125°C z następującymi założeniami:

    * współczynnik temperaturowy oporników równy±100 ppm/°C,
    * tolerancja rezystorów konfigurujących napięcie ±0.25%,
    * zmiana napięcia wyjściowego z uwagi na stabilizacją obciążenia i stabilizacja liniowa równe odpowiednio ±10 mV i ±5 mV,
    * dokładność napięcia odniesienia 1%.

    To w takim przypadku:

    Błąd termiczny = 125°C × ±100 ppm/°C = ±1,25%
    Błąd oporników = ±0,25%
    Błąd stabilizacji obciążenia = 100% × (±0,01 V/3,3 V) = ±0,303%
    Błąd stabilizacji liniowej = 100% × (±0,005 V/3,3 V) = ±0,152%
    Błąd napięcia odniesienia = ±1%

    Pesymistyczny scenariusz zakłada iż wszystkie te błędy są, w danym momencie, w tym samym 'kierunku', co oznacza iż sumują się one:

    Całkowity błąd = ±(1,25% + 0,25% + 0,303% + 0,152% + 1%) = ±2,955%


    Typowo dla błędu zakłada się pewną wariancję losową, co oznacza że można wykorzystać do jego wyznaczenia pierwiastek sumy kwadratów:

    Typowy błąd = ±√(1.252 + 0.252 + 0.3032 + 0.1522 + 12) = ±1.655%


    Stabilizator nigdy nie przekroczy całkowitego błędu w pesymistycznym scenariuszu (ok. 3%), a typowo charakteryzować się będzie błędem wyznaczonym przez pierwiastek sumy kwadratów (ok. 1,7%).

    Odpowiedź na nagłe zmiany obciążenia

    Parametr ten mówi o tym jak zmienia się napięcie wyjściowe układu wraz ze skokowymi zmianami prądu obciążenia. Jest to zależne od wartości pojemności kondensatora wyjściowego i jego ESR, a także pasma wzmacniacza w pętli sprzężenia zwrotnego LDO oraz wartości obciążenia i prędkości jego narastania.

    Prędkość narastania przy nagłej zmianie obciążenia ma ogromny wpływ na odpowiedź stabilizatora. Jeśli zmiany te są powolne, powiedzmy 100 mA/μs pętla kontrolna LDO jest w stanie je śledzić. Jeśli jednakże zmiana następuje szybciej, stabilizator nie nadąża z jej kompensacją, co powoduje, iż pojawiać się mogą niepożądane efekty, takie jak oscylacje itp. wynikające z niedostatecznego marginesu fazy pętli.

    Rysunek 8 pokazuje odpowiedź stabilizatora ADM7172 na skok obciążenia z 1 mA do 1,5 A z prędkością narastania równą 3.75 A/μs. Czas powrotu do granic 0,1% napięcia wyjściowego i minimalne tylko oscylacje wskazują na dostateczny margines fazy.

    Optymalizacja zasilaczy LDO dzięki zrozumieniu ich zasady działania
    Rys.8. Odpowiedź na skok prądu obciażenia ADM7172. Na niebiesko pokazano napięcie wyjściowe, na czerwono prąd obciążenia.


    Odpowiedź na przepięcia

    Parametr ten mówi o zachowaniu stabilizatora w przypadku nagłej zmiany napięcia wejściowego. Jest on funkcją pasma pętli kontrolnej LDO i wielkości i prędkości zmiany napięcia wyjściowego.

    Rysunek 9 pokazuje, w jaki sposób odpowiada ADM7150 na 2 V skok napięcia na wejściu. Zmiana napięcia wyjściowego jest wskaźnikiem tego jakie jest pasmo pętli sprzężenia zwrotnego stabilizatora i jaki jest jego PSRR (patrz następna sekcja). Napięcie na wyjściu zmienia się o około 2 mV w czasie 1,5 µs, co wskazuje PSRR około 60 dB i pasmo wynoszące 100 kHz.

    Ponownie, tak jak z stabilizacją obciążenia, prędkość narastania napięcia na wejściu ma ogromne znaczenie na odpowiedź stabilizatora. Powolna zmiana tego napięcia może nie spowodować niepożądanego zachowania napięcia wyjściowego.

    Optymalizacja zasilaczy LDO dzięki zrozumieniu ich zasady działania
    Rys.9. Odpowiedź ADM7150 na zmianę napięcia wyjściowego.


    Odrzucenie wpływu zasilacza (PSRR)

    PSRR, mówiąc prosto, to parametr, który mówi o tym, jak stabilizator tłumi niepożądane sygnały (tętnienia i szum) pochodzące z zasilacza. PSRR definiuje się jako:

    PSRR = 20 × log(VEIN/VEOUT)


    Gdzie VEIN i VEOUT to niepożądane sygnału odpowiednio na wejściu i wyjściu stabilizatora.

    Dla układów takich jak przetworniki ADC i DAC oraz dla wzmacniaczy PSRR aplikuje się do wejść zasilających te układy. Przy zastosowaniu stabilizatorów LDO napięcie zasilające wpływa na pracę układów wewnętrznych i napięcie wyjściowe. PSRR tyczy się podobnych kwestii jak stabilizacja liniowa DC, jednakże dotyczy pełnego spektrum częstotliwości.

    Parametr ten w zakresie od 100 kHz do 1 MHz jest niezwykle istotny, szczególnie z wykorzystaniem przetwornic pracujących w tym zakresie. Często używa się LDO do 'czyszczenia' pochodzącego z nich napięcia analogowego przed podaniem go na czułe układy analogowe.

    Pasmo pętli sprzężenia LDO jest dominującym czynnikiem dla PSRR. Kondensatory wyjściowe o wysokiej pojemności i niskim ESR są w stanie pomóc, szczególnie z zakłóceniami o częstotliwości znajdującej się poza pasmem pętli sprzężenia zwrotnego.

    PSRR w funkcji częstotliwości

    PSRR nie definiuje się jako pojedynczą wartość, gdyż zależy on od częstotliwości. Stabilizator LDO składa się źródła napięcia odniesienia, wzmacniacza błędu i elementów mocy. Wzmacniacz błędu dostarcza wzmocnienia DC, regulującego napięcie wyjściowe. Wzmocnienie AC tego elementu ma ogromny wpływ na PSRR elementu. Typowy LDO ma do 80 dB PSRR przy 10 Hz, jednakże wartość ta może spadać nawet do 20 dB dla częstotliwości dziesiątek kiloherców.

    Rysunek 10 pokazuje, jaki związek ma pasmo wzmacniacza błędu i PSRR. Ten uproszczony przykład nie bierze pod uwagę wpływu kondensatorów wyjściowych i elementów mocy. PSRR jest odwrotnością wzmocnienia w otwartej pętli sprzężenia zwrotnego do mniej więcej częstotliwości 3 kHz, gdzie PSRR zaczyna spadać z prędkością około 20 dB na dekadę i osiąga 0 dB dla częstotliwości 3 MHz.

    Optymalizacja zasilaczy LDO dzięki zrozumieniu ich zasady działania
    Rys.10. Uproszczona zależność wzmocnienia wzmacniacza błędu i PSRR w funkcji częstotliwości.


    Rysunek 11 pokazuje trzy główne rejony PSRR: referencyjny PSRR, rejon wzmocnienia w otwartej pętli sprzężenia oraz rejon kondensatorów wyjściowych. Referencyjny rejon PSRR zależy od PSRR wzmacniacza błędu i wzmocnienia w otwartej pętli. W idealnym wypadku wzmacniacz błędu jest w pełni odizolowany od zakłóceń zasilania, jednakże praktyka pokazuje, iż tak nie jest.

    Optymalizacja zasilaczy LDO dzięki zrozumieniu ich zasady działania
    Rys.11. Typowy wykres PSRR w funkcji częstotliwości.


    Powyżej około 10 Hz PSRR wchodzi w drugi rejon, zdominowany przez wzmocnienie w otwartej pętli sprzężenia wzmacniacza błędu. PSRR w tym rejonie jest funkcją pasma wzmacniacza błędu do momentu gdy jego wzmocnienie wynosi jeden. Przy niskich częstotliwościach wzmocnienie AC równe jest wzmocnieniu DC i pozostaje stałe do momentu osiągnięcia pasma wzmacniacza błędu (-3 dB). Powyżej tego punktu wzmocnienie spada, typowo z prędkością 20 dB/dekadę.

    Powyżej częstotliwości gdzie wzmocnienie wzmacniacza błędu (w otwartej pętli) wynosi 1, pętla kontrolna stabilizatora nie ma wpływu na PSRR i ten zależny jest tylko od kondensatora wyjściowego i pasożytniczych sprzężeń pomiędzy wyjściem a wejściem. ESR i ESL kondensatora wyjściowego, a także projekt PCB grają istotną rolę dla tych częstotliwości.

    PSRR w funkcji prądu obciążenia

    Prąd obciążenia ma wpływ na pasmo wzmacniacza błędu, więc także na PSRR. Przy niewielkich obciążeniach, poniżej 50 mA, impedancja wyjściowa elementu mocy jest wysoka. LDO zachowuje się wtedy jak idealne źródło prądowe z uwagi na ujemne sprzężenie pętli kontrolnej. Biegun wynikający z impedancji elementu mocy i pojemności kondensatora wyjściowego wypada przy niskiej częstotliwości, co oznacza, iż PSRR przy niskich częstotliwościach zwiększa się. Większe wzmocnienie DC stopnia wyjściowego powoduje zwiększanie PSRR poniżej granicznej częstotliwości wzmacniacza błędu (gdzie wzmocnienie równa się jeden).

    Przy dużych obciążeniach LDO już nie przypomina źródła prądowego. Impedancja wyjściowa elementu mocy spada, obniżając wzmocnienie stopnia wyjściowego i redukując PSRR. PSRR może istotnie spadać w funkcji prądu wyjściowego, jak pokazuje rysunek 12. PSRR dla ADM7150 spada o 20 dB przy częstotliwości 1 kHz przy zwiększeniu prądu wyjściowego z 400 mA do 800 mA.

    Pasmo stopnia wyjściowego zwiększa się wraz z przesuwaniem się częstotliwości bieguna. Przy wysokich częstotliwościach PSRR powinno wzrastać z uwagi na zwiększone pasmo, jednakże w praktyce PSRR nie polepsza się z uwagi na spadek wzmocnienia całkowitego pętli. W ogólności - PSRR jest lepszy przy mniejszych obciążeniach.

    Optymalizacja zasilaczy LDO dzięki zrozumieniu ich zasady działania
    Rys.12. PSRR w funkcji częstotliwości dla ADM7150.


    PSRR w funkcji zapasu napięcia

    PSRR zmienia się także w funkcji różnicy pomiędzy napięciem wejściowym a wyjściowym. Dla ustalonego zapasu napięcia PSRR spada wraz z wzrostem obciążenia. Rysunek 13 pokazuje PSRR w funkcji zapasu napięcia dla ADM7172 przy prądzie 2 A.

    Optymalizacja zasilaczy LDO dzięki zrozumieniu ich zasady działania
    Rys.13. PSRR w funkcji zapasu napięcia.


    Porównywanie PSRR różnych stabilizatorów

    Jeśli porównuje się parametr PSRR różnych układów, upewnić się trzeba, iż są one podawane dla takich samych warunków. Sporo starych układów LDO podaje PSRR tylko przy 120 Hz i 1 kHz, bez opisywania zapasu napięcia czy prądu obciążenia. Najlepiej porównywać PSRR w funkcji częstotliwości dla różnych obciążeń i zapasów napięcia. Na PSRR wpływ ma także kondensator wyjściowy, szczególnie dla częstotliwości powyżej pasma jednostkowego wzmocnienia wzmacniacza błędu stabilizatora.

    Napięcie szumów wyjściowych

    Napięcie szumów to RMS amplitudy szumu dla zadanego zakresu częstotliwości w warunkach stałego prądu wyjściowego i czystego zasilania. Głównym źródłem szumu w LDO jest napięcie odniesienia i wzmacniacz błędu. Nowoczesne LDO działają przy polaryzacji kilku dziesiątek nanoamperów, co zmniejsza zapotrzebowanie na prąd samego układu. Niski prąd polaryzacji układu wymaga użycia oporników o rezystancji rzędu gigaomów. Szum wyjściowy takich układów wynosi typowo od 5 µVrms do 100 µVrms. Rysunek 14 prezentuje szum wyjściowy z układu w funkcji prądu obciążenia dla układu ADM7172.

    Optymalizacja zasilaczy LDO dzięki zrozumieniu ich zasady działania
    Rys.14. Szum wyjściowy ADM7172 w funkcji prądu obciążenia.


    Innym sposobem opisywania szumu wyjściowego z LDO jest przedstawienie jego gęstości spektralnej. Wartość RMS szumu przedstawiana jest dla pasma 1 Hz w funkcji częstotliwości dla szerokiego ich zakresu. Informacja ta może zostać wykorzystana do wyznaczenia szumu RMS dla konkretnej częstotliwości lub wybranego zakresu. Rysunek 15 pokazuje gęstość spektralną szumu w zakresie od 1 Hz do 10 MHz dla układu ADM7172.

    Optymalizacja zasilaczy LDO dzięki zrozumieniu ich zasady działania
    Rys.15. Gęstość spektralna szumu ADM7172 w funkcji prądu obciążenia.


    Źródło:

    http://www.analog.com/library/analogdialogue/archives/48-12/ldo_concepts.html

    Fajne! Ranking DIY
    Potrafisz napisać podobny artykuł? Wyślij do mnie a otrzymasz kartę SD 64GB.
    O autorze
    ghost666
    Tłumacz Redaktor
    Offline 
    Fizyk z wykształcenia. Po zrobieniu doktoratu i dwóch latach pracy na uczelni, przeszedł do sektora prywatnego, gdzie zajmuje się projektowaniem urządzeń elektronicznych i programowaniem. Od 2003 roku na forum Elektroda.pl, od 2008 roku członek zespołu redakcyjnego.
    ghost666 napisał 9437 postów o ocenie 7371, pomógł 157 razy. Mieszka w mieście Warszawa. Jest z nami od 2003 roku.
  • PCBway