Elektroda.pl
Elektroda.pl
X

Search our partners

Find the latest content on electronic components. Datasheets.com
Elektroda.pl
Please add exception to AdBlock for elektroda.pl.
If you watch the ads, you support portal and users.

Wyrównanie przebiegów ła- i rozładowania par tranzystorów MOSFET

servgsm 24 Jan 2015 16:20 990 6
Tespol
  • #1
    servgsm
    Level 23  
    Witam,

    Sukcesywnie projektuję urządzenie w którym wykorzystuję parę tranzystorów IRF540 oraz IRF9540.
    Zadaniem tych tranzystorów jest praca na zadanej częstotliwości poprzez naprzemienne zał- i wyłączenie.
    Niestety cała idea wymaga aby elementy te były możliwie jak najbardziej ze sobą zsynchronizowane.
    Aktualnie wysterowuję je bezpośrednio z SN754410, gdzie przebiegi dochodzące i odchodzące do poszczególnych tranzystorów są zsynchronizowane na tyle, że przy nastawie czasu 500ns na oscyloskopie nie jestem w stanie zauważyć nieprawidłowości. A na drenach tranzystorów owszem (obrazki).

    Wyrównanie przebiegów ła- i rozładowania par tranzystorów MOSFET
    Wyrównanie przebiegów ła- i rozładowania par tranzystorów MOSFET Wyrównanie przebiegów ła- i rozładowania par tranzystorów MOSFET

    I teraz rozważam dwa wyjścia z sytuacji,
    1. Opóźnić ładowanie tranzystora z przebiegu górnego, oraz opóźnić rozładowanie tranzystora z przebiegu dolnego.
    Sprawa wydaje się prosta do zrealizowania za pomocą zwykłej diody oraz rezystora, ale wprowadza mi to niepożądane efekty do układu, a dokładnie straszne straty cieplne na tranzystorach podczas (wydłużonego) procesu ładowania/rozładowania. O ile w trakcie naładowania tranzystor przewodzi z bardzo małą rezystancją, o tyle w trakcie zbocz przełączania rezystancja ta jest już spora, a im większa, tym większe straty.

    2. Wyrównanie "szpilek". Czyli dochodzę do wniosku, że skoro tranzystor z przeb. górnego potrafi się aż tak szybko naładować, to nie można go zmusić do równie szybkiego rozładunku? I na odwrót w tranzystorze z przeb. dolnego?

    Pozdrawiam,
    Bartek.
  • Tespol
  • #2
    jarek_lnx
    Level 43  
    Quote:
    SN754410

    Skąd wziąłeś tego starocia?, zobacz na specyfikacje jego czasy propagacji dla narastającego i poadajacego zbocza różnią sie dwukrotnie no i są rzędu wielu setek ns. Czasy narastania i opadania niby ma równe, ale dla bardzo małego obciazenia pojemnosciowego, z bramką MOSFET'a moze być inaczej, wyjście tego ukłądu jest niesymetryczne. Lepiej daj współczesny driver MOSFET'ów.

    Symatria zależy też od tego jak położone jest miller plateau wzgledem napiecia zasialnia drivera FET'ów, oraz od obciążenia drenu, masz jakieś? czy ma charakter rezystancyjny indukcyjny czy pojemnościowy?

    Na oscylogramach nie podaleś co jest co.
  • Tespol
  • #3
    trymer01
    VIP Meritorious for electroda.pl
    Pomijając sprawę sterowania, same tranzystory zwykle mają znacznie różniące się czasy ton i toff - patrz np http://pdf.datasheetcatalog.com/datasheet/irf/irf540.pdf - toff jest 5x dłuższy niż ton. I to w jakich warunkach? - kolumna "Test conditions" i Fig.10.
    Czy na pewno chcesz jednocześnie wł/wył te tranzystory? - bo to się zwykle nie udaje (a przynajmniej nigdy nie ma pewności, zwłaszcza przy zmiennych warunkach - np. prądzie) i dlatego zwykle daje się czasy martwe (np. w mostku H) - tak aby zapewnić najpierw wyłączenie włączonego tranzystora a dopiero po pewnym czasie włączyć wyłączony. I odwrotnie. To zapewni uniknięcie zwarcia (dwóch jednocześnie włączonych tranzystorów).
  • #4
    jarek_lnx
    Level 43  
    Quote:
    Pomijając sprawę sterowania, same tranzystory zwykle mają znacznie różniące się czasy ton i toff - patrz np http://pdf.datasheetcatalog.com/datasheet/irf/irf540.pdf - toff jest 5x dłuższy niż ton. I to w jakich warunkach? - kolumna "Test conditions" i Fig.10.
    Nie wiem gdzie masz te 5x ja widzę 3x i to na czasie opóźnienia na który można wpływać.

    Producent nie stara sie uzyskac takich samych czasów ale jak ktoś sie postara to na pewno da sie uzyskać lepszy efekt, tranzystor ma "w bramce" dwie nieliniowe pojemności ale zmieniajac niesymetrycznie prądy i napiecia z drivera można sporo poprawić.
    Quote:

    Czy na pewno chcesz jednocześnie wł/wył te tranzystory? - bo to się zwykle nie udaje (a przynajmniej nigdy nie ma pewności, zwłaszcza przy zmiennych warunkach - np. prądzie) i dlatego zwykle daje się czasy martwe (np. w mostku H) - tak aby zapewnić najpierw wyłączenie włączonego tranzystora a dopiero po pewnym czasie włączyć wyłączony.
    Problem minimalizacji czsów martwych jest krytyczny w niektórych zastosowaniach - wzmacniacze klasy D więc jest gdzie poczytać jak to sie robi.

    Mozna lepiej kontrolować zbocza sygnału wyjściowego pracując w układzie wspólnego drenu, niestety driver sie komplikuje.
  • #6
    servgsm
    Level 23  
    Prześledziłem tematykę czasu martwego i doszedłem do wniosku, że rzeczywiście jakbym się nie starał, nie uzyskam efektu idealnego - zawsze przez ułamek sekundy będę miał zwarcie, a co za tym idzie spore straty i niepotrzebne obciążenie układu zasilającego jak i części wykonawczej (tranzystory).

    Ze wszystkiego, co wyczytałem, najbardziej obrazowo wyjaśnił to pan Gołaszewski z AVT.
    http://serwis.avt.pl/manuals/AVT2865.pdf

    Rozwiązanie jest dość ciekawe, jednak jak widzę, każda para tranzystorów potrzebuje osobnego układu IR2113, co wprowadzi mi dość sporo kolejnych elementów na płytce (docelowo mają być 24 tranzystory). Jeśli rozwiązanie spotka się z kolegów aprobatą, spróbuję je zastosować.
    Ale może coś prostszego da się tu wykombinować?

    Zapomniałbym dodać - tranzystory docelowo będą pracować w układzie wspólnego drenu. Tak jak na schemacie (zamiast IRF9530 w rzeczywistości jest IRF9540 - nie miałem go w bazie programu):
    Wyrównanie przebiegów ła- i rozładowania par tranzystorów MOSFET

    Pozdrawiam,
    Bartek.
  • #7
    jarek_lnx
    Level 43  
    Quote:
    i doszedłem do wniosku, że rzeczywiście jakbym się nie starał, nie uzyskam efektu idealnego
    Do tego żeby stwierdzić że nie ma ideałów nie potrzeba być elektronikiem, to było wiadomo tysiące lat przed wynalezieniem tranzystora :)

    Pytanie po co ci ten ideał i czym będziesz go oceniał, wspomniałeś że przy podstawie czasu 500ns widać lub nie widać nieprawidłowości - przy takich wymaganiach to się da.