Elektroda.pl
Elektroda.pl
X

Wyszukiwarki naszych partnerów

Wyszukaj w ofercie 200 tys. produktów TME
Europejski lider sprzedaży techniki i elektroniki.
Proszę, dodaj wyjątek elektroda.pl do Adblock.
Dzięki temu, że oglądasz reklamy, wspierasz portal i użytkowników.

Magistrala SPI podejście w projektowaniu PCB

alsa 02 Kwi 2015 16:28 567 4
  • #1 02 Kwi 2015 16:28
    alsa
    Poziom 12  

    Witam
    Na PCB chcę umieścić 4 procesory AVR pracujące jako slave SPI i 1 kolejny Pracujący jako master .
    Topologia magistrali SPI jest ułożona w gwiazdę do Mastera , długość linii to max 100mm , ścieżki 0.2mm odstęp 0.4mm między nimi ,w najmniejszy odstęp jest 0.2mm i to jest miejsce którego najbardziej się obawiam o pracę prawidłową w komunikacji między uC .
    Częstotliwość komunikacji SPI zakładam na 2MHz (1MHz również uważam za akceptowalne)
    Proszę o wypowiedź specjalistów .

  • #3 02 Kwi 2015 21:46
    BlueDraco
    Specjalista - Mikrokontrolery

    Ze sprzętem nie będziesz miał problemów, z oprogramowaniem już bardziej. Slave SPI to nie jest najwdzięczniejsza rola dla uC, chyba, że zagwarantujesz spore odstępy od SS do danych i od danych do deaktywacji SS.

  • #4 03 Kwi 2015 06:22
    alsa
    Poziom 12  

    Wczoraj na szybko zmontowany układ 2 uC ,z taktowany wew kwarcem 8MHz na skrętce dł 20cm udało się prawidłowo skomunikować z slave z SPI 2MHz .

    BlueDraco napisał:
    Ze sprzętem nie będziesz miał problemów, z oprogramowaniem już bardziej. Slave SPI to nie jest najwdzięczniejsza rola dla uC, chyba, że zagwarantujesz spore odstępy od SS do danych i od danych do deaktywacji SS.


    Czy mógłbyś rozwinąć ?

  • #5 03 Kwi 2015 09:46
    tmf
    Moderator Mikrokontrolery Projektowanie

    Kol. @BlueDraco ma zapewne na myśli to, że po aktywacji SS i rozpoczęciu przesyłania danych slave wysyła aktualną zawartość rejestru SPDR na magistralę. Przy max. szybkości SPI masz zaledwie 16 taktów na wpisanie nowej wartości do tego rejestru, a to istotnie nie jest dużo. Jeśli pierwszy wysyłany bajt nie ma być poprzednią wartością rejestru danych, a ma zawierać coś aktualniejszego to w ogóle kaplica, bo pomiędzy aktywacją SS a przesłaniem pierwszego bajta przez master musisz uaktualnić SPDR. Czyli trzeba wprowadzić spore opóźnienie pomiędzy SS a przesłaniem pierwszego bajta. Proces generalnie ułatwia posiadanie DMA, dzięki czemu ładowanie SPI w trybie slave może odbywać się automatycznie - z AVR taką możliwość mają tylko XMEGA.

TME logo Szukaj w ofercie
Zamknij 
Wyszukaj w ofercie 200 tys. produktów TME
TME Logo