Projektowanie układów wejściowych, czyli front-endów, dla przetworników analogowo-cyfrowych (ADC) o wysokich parametrach, szczególnie przetworników o bardzo wysokiej, częstotliwości próbkowania z zakresu fal radiowych (RF) jest krytycznym etapem projektowania ultraszybkich systemów, mającym kluczowym wpływ na ich działąnie. W wielu przypadkach przetworniki ADC z próbkowaniem RF odpowiedzialne są za digitalizowanie sygnałów o częstotliwości równej setek megaherców.
Front-end takiego przetwornika może być aktywny (z wykorzystaniem dedykowanego wzmacniacza) lub pasywny (z transformatorem lub balunem), zależnie od wymagań systemu. W obu przypadkach dobór elementów musi być bardzo precyzyjny, aby zapewnić optymalne działanie przetwornika w zakresie interesującego projektanta pasma.
Przetworniki ADC z próbkowaniem RF produkowane są z wykorzystaniem submikronowej technologii CMOS. Fizyka półprzewodników mówi nam, że mniejsze tranzystory mają mniejsze maksymalne napięcia pracy. Dlatego też napięcia przykładane do układu nie mogą przekraczać napięć maksymalnych, jakie opisano w karcie katalogowej danego układu z uwagi na to, że ich czeste przekraczanie może skrócić czas życia układu i uczyni go bardziej zawodnym. Porównanie danych najnowszch układów z klasycznymi, starszymi przetwornikami ADC pokazuje jak bardzo zmniejszyły się napięcia pracy tych układów.
W aplikacji w odbiorniku radiowym, gdzie ADC odpowiedzialny jest za digitalizację sygnału wejściowego projektant systemu musi przyłożyć szczególną uwagę do maksymalnego napięcia wejściowego. Parametr ten ma bezpośredni wpływ na niezawodność urządzenia. Zawodny ADC czyni cały system radiowy zawodnym, a koszty wymiany tego systemu jest dosyć istotny.
Aby zmniejszyć ryzyko uszkodzenia ADC z próbkowaniem RF konieczne jest umieszczenie w front-endzie układów, które będą w stanie wykrywać przekroczenie maksymalnego dopuszczonego przez układ napięcia lub kompensować je zmniejszając wzmocnienie, korzystając z pętli automatycznej kontroli wzmocnienia. Jednakże opóźnienia wprowadzane do systemu przez tego rodzaju systemu i to jak wolno działają może spowodować, że w przypadku ultraszybkich ADC nie zdaje to egzaminu. Poniższy artykuł omawia o wiele prostszą metodę zabezpieczenia wejścia przetwornika niż kontrola wzmocnie w front-endzie.
Architektura wejściowa
Przetworniki ADC próbkujące sygnały RF budowane są w kilku różych architekturach, podstawową jednak jest architektura szeregowa, w której kaskada układów konwertuje sygnał analogowy do cyfrowego. Pierwszy stopień jest najbardziej krytyczny, może być on buforowany lub niebuforowany. Wybór konkretnej architektury zależny jest od wymagań danego projektu i parametrów ADC. Na przykład buforowane przetworniki oferują lepszy SFDR w funkcji częstotliwości, ale pobierają więcej mocy niż niebuforowane przetworniki ADC.
Front-end musi zostać zaprojektowany także w sposób dopasowany do architektury wejściowego stopnia ADC. Dodatkowa szeregowa rezystancja, wymagana przez niebuforowany ADC konieczna jest aby kompensować skoki ładunku na wejściu i poprawić SFDR układu. Rysunki pierwszy i drugi (poniżej) pokazują uproszczone schematy układów wejściowych układów niebuforowanych (AD9625) i buforowanych (AD9680). Dla uproszczenia pokazano na rysunkach tylko wejścia asymetryczne.
Rys.1.Uproszczony schemat ideowy niebuforowanego wejścia przetwornika ADC z próbkowaniem RF.
Rys.2.Uproszczony schemat ideowy buforowanego wejścia przetwornika ADC z próbkowaniem RF.
Niezależnie od architektury układów, maksymalne napięcie wejściowe ADC zależne jest od napięć, z jakimi pracować mogą MOSFETy w układzie. Układ z buforowanym wejściem jest bardziej skomplikowany i pobiera większą moc niż układ niebuforowanego wejścia. Przetworniki ADC wykorzystują kilka rodzajów buforów, ale najpopularniejszym jest wtórnik źródłowy.
Typowe awarie
Mechanizmy powstawania awarii w układach zależne są od występowania w ADC buforowania, jednakże najczęściej polegają na przekroczeniu maksymalnego napięcia bramka-źródło (VGS) lub dren-źródło (VDS) tranzystora MOSFET. Napięcia te opisano na rysunku 3.
Rys.3.Napięcia krytyczne dla tranzystora MOSFET.
Na przykład, jeśli przekroczone zostanie napięcie VDS spowoduje to przebicie, które zazwyczaj ma miejsce w momencie gdy MOSFET jest wyłączony, a do drenu przyłożone zostanie nadmierne napięcie. Z kolei jeśli przekroczone zostanie maksymalne napięcie VGS, spowoduje to przebicie pomiędzy bramką a źródłem poprzez warstwę dielektrycznego tlenku w tranzystorze. Taka sytuacja ma miejsce zazwyczaj jeśli do bramki przyłożone jest zbyt wysokie napięcie.
Typowe awarie niebuforowanego przetwornika ADC
Rysunek 4 pokazuje wejście niebuforowanego ADC. Proces próbkowania sygnału jest kontrolowany przez przesunięte w fazie sygnały Φ i /Φ, które kontrolują zatrzymywanie próbki sygnału na MOSFETcie M1 i resetowanie zatrzymanej próbki na M2. Gdy M1 jest załączony M2 jest wyłączony a kondensator CSW śledzi napięcie wejściowe. Gdy M1 zostaje wyłączony M2 zostaje włączony po tym jak komparator MDAC dokonał odpowiedniej decyzji co do wartości sygnału i następnie zresetowanie kondensatora CSW. To przygotowuje kondensator do następnego próbkowania sygnału w kolejnym cyklu. Układ ten działa jak dobrze naoliwiona maszyna w warunkach normalnych.
Jednakże gdy do wejścia dostanie się impuls wysokiego napięcia, może on przekroczyć maksymalne napięcie dren-źródło M2. Gdy próbkowane będzie wysokie napięcie (M1 przewodzi, M2 nie), M2 wystawiony jest na duże VDS. M2 wystawiony jest na działanie wysokiego napięcia przez pół cyklu zegara próbkującego to może to zmniejszyć niezawodność tego elementu w konsekwencji czyniąc cały przetwornik bezużytecznym, gdy się uszkodzi. Podobnie w stanie resetowania pojemności CSW M1 wystawiony jest na działanie nadmiernego napięcia VDS, gdy na drenie znajduje się zbyt wysokie napięcie.
Rys.4.Najczęstsze miejsca uszkodzeń niebuforowanego wejścia przetwornika ADC z próbkowaniem RF.
Typowe awarie buforowanego przetwornika ADC
Rysunek piąty z kolei pokazuje schemat wejścia buforowanego ADC. Podobny zestaw sygnałów taktuje próbkowanie. Niezależnie od fazy sygnału tranzystor M3 wystawiony jest na wysokie napięcie, co powoduje że źródła I1 i I2 są wystawione na zbyt wysokie napięcie. Źródło prądowe I1 zbudowane jest z tranzystora PMOS, a I2 z NMOS. Zbyt wysokie napięcie na bramce M3 powoduje odkładanie się wysokiego napięcia VDS na MOSFETach I1 i I2. Dodatkowo wysokie napięcie na bramce M3 spowodować może przebicie warstwy izolującej bramkę.
Rys.5.Najczęstsze miejsca uszkodzeń buforowanego wejścia przetwornika ADC z próbkowaniem RF.
Mechanizmy przebicia także są inne w przetwornikach z buforowanym i niebuforowanym wejściem, co powoduje, iż różne są napięcia maksymalne tych układów. Zebrano je w tabeli poniżej.
Zabezpieczenie wejścia przetwornika ADC z wykorzystaniem transili
Wejścia przetworników chronione mogą być w kilka sposobów przed zbyt wysokim napięciem. Niektóre przetwornik, wliczając w to przetworniki z częstotliwością próbkowania dostosowaną do sygnałów RF, mają wyjście informujące o przekraczaniu zaprogramowanych progów napięcia wejściowego. Jednakże wyjście to charakteryzuje się jakimś opóźnieniem, więc nadal wystawia układ na pewne niebezpieczeństwo, związane z nadmiernym napięciem na wejściu.
Nadmierne napięcie wejściowe ograniczone może być z wykorzystaniem specjalnego rodzaju diod - transili, jednakże takie diody mogą pogorszyć parametry układu podczas normalnej pracy. Na rysunku szóstym pokazano schemat układu wykorzystującego transile do ochrony przed nadmiernym napięciem.
Rys.6.Uproszczony schemat front-endu wyposażonego w diody zabezpieczające (transile).
Jakkolwiek diody te zabezpieczają wejście ADC przed nadmiernym napięciem pogarszają one jakość sygnału wprowadzając dużo zakłóceń harmonicznych. Rysunek siódmy prezentuje porównanie widma FFT 14 bitowego, niebuforowanego przetwornika 250-MSPS z sygnałem wejściowym 30 MHz, –1 dBFS z i bez transili na wejściu.
Rys.7.Porównanie wyników FFT przetworników RF-ADC z i bez transili w front-endzie.
Transile dodają nieparzyste harmoniczne do sygnału, ponieważ zachowują się podczas normalnej pracy jak diody spolaryzowane zaporowo. Złącze PN takiej diody na pewną pojemność CJ0, która oddziałuje z ładunkiem w przetworniku, generowanym przez przełączanie tranzystorów. Powstaje zauważalna harmoniczna trzeciego rzędu. Na rysunku ósmym pokazano przebieg sygnału w takiej sytuacji. Oczywiście nie oznacza to, że transile nie nadają się do zapewniania bezpieczeństwa przetwornikowi ADC, jednakże należy dokładnie sprawdzić w karcie katalogowej m.in pojemność złącza diody, aby osiągnąć oczekiwane parametry systemu.
Rys.8.Przesterowany sygnał z uwagi na wykorzystanie diod zabezpieczających wejście przetwornika ADC.
Zabezpieczenie wejścia przetwornika ADC z wykorzystaniem diod Schottkiego
Wraz z zwiększaniem pasma pracy i częstotliwości próbkowania w kierunku gigaherców, przetworniki upraszczają konstrukcję odbiorników radiowych, gdyż nie potrzebują tylu elementów w torze analogowym. Jednakże taka ich aplikacja wystawia je na wysokie napięcie wejściowe. Rysunek dziewiąty prezentuje typowy front-end analogowy przetwornika ADC próbkującego sygnał RF. Nowa generacja wzmacniaczy, zaprojektowanych do takich aplikacji, posiada wejście tzw. fast-attack, które może zostać skonfigurowane poprzez interfejs SPI do tłumienia wyjścia do ustawionego wzmocnienia/ Pin ten może być połączony z wyjściem fast-detect przetwornika ADC, co pozwala na tłumienie sygnału gdy jest on zbyt wysoki.
Wzmacniacz ADA4961 jest doskonałym przykładem nowoczesnej generacji wzmacniaczy z funkcją fast-attack, opisaną powyżej. Z kolei przetworniki AD9680 and AD9625 są przykładami układów ADC wyposażonych w wyjście fast-detect.
Rys.9.Wzmacniacz z dużą szybkością narastania napięcia wyjściowego sterujący przetwornikiem ADC.
Architektura pokazana na rysunku dziewiątym sprawdza się, dopóki napięcie jest w zakresie pracy układu. Jeśli jednakże odbiornik zostanie wystawiony nagle na wyższe napięcie, to na wyjściu front-endu pojawi się większe napięcie, bliskie napięciu zasilającemu wzmacniacza (w tym przypadku 5 V). Takie napięcie znacznie przekracza napięcie dopuszczalne na wejściu przetwornika. Fast-detect wykazuje opóźnienie około 28 cykli zegara, czyli w tym przypadku 28 ns (dla AD9680-1000), zatem przez ten cały czas ADC zostanie wystawiony na działanie tego napięcia, co może poważnie obniżyć niezawodność układu. Rozwiązaniem tego problemu jest dodanie diod Schottkiego do układu, gdyż mają one bardzo małą pojemność. W tym przypadku dobrano diody o napięciu przebicia 3 V, gdyż maksymalne napięcie wejściowe AD9680 specyfikowane jest jako 3,2 V.
Pojemność złącza diody CJ0 musi być możliwie mała, aby zapewnić wysoki poziom SNR i SFDR przetwornika ADC podczas normalnej pracy. Na rysunku 10 zaprezentowany jest schemat pasywnego front-endu z diodami tego rodzaju w torze analogowym, w którym diody nie pogarszają parametrów układu.
Rys.10.Pasywny front-end analogowy zabezpieczony diodami Schottkiego.
Przetestowano przetwornik ADC z częstotliwościami wejściowymi do 2 GHz, zatem wybrano odpowiednie diody Schottkiego (RB851Y). Poniższa tabelka zbiera podstawowe parametry wykorzystanej diody, które czynią ją odpowiednią do tej aplikacji.
Rysunek 11 prezentuje sygnał na wejściu asymetrycznym z wysokim napięciem, przy częstotliwości 185 MHz. Widać jak dioda obcina sygnał na poziomie około 3 V względem masy, co powoduje, że sygnał nie zbliża się do granicznego napięcia 3,2 V. Z kolei rysunek 12 pokazuje różnicowy sygnał na wejściu AD9680 w podobnej sytuacji.
Rys.11.Sygnał na asymetrycznym wejściu przetwornika ADC ucięty przez diody Schottkiego.
Rys.12.Sygnał na wejściu różnicowym układu AD9680, ucięty przez diody Schottkiego.
Następnie dokonano pomiarów działania systemu podczas normalnej pracy. AD9680 kontrolowany był zgodnie z sugestiami z karty katalogowej, a częstotliwość na wejściu byłą od 10 MHz do 2 GHz. Bardzo niska wartość CJ0 powodowała że SNR i SFDR przetwornika ADC nie ucierpiał na dodaniu diody zabezpieczającej.
Rys.13.SNR/SFDR w funkcji częstotliwości sygnału analogowego na wejściu przetwornika AD9680 z diodami Schottkiego jako zabezpieczeniem.
Diody Schottkiego nie mają wpływu na SNR przetwornika, ale SFDR zostaje pogorszony względem układu bez diod, jak pokazano na rysunku 13. Spowodowane jest niedopasowanie toru sygnału różnicowego na płytce ewaluacyjnej, która optymalizowana była dla bardzo szerokiego pasma od DC do 2 GHz.
W większości aplikacji nie korzysta się z całego tak szerokie pasma, zatem możliwe jest dostrojenie układu do konkretnego pasma, co pozwoli uniknąć problemów pokazanych powyżej. Precyzyjne dobranie diod Schottkiego pozwoli na zabezpieczenie wejścia ADC przed nadmiernym napięciem i zastosowanie aktywnego front-endu, który wykorzystuje funkcje fast-attack i fast-detect, opisane powyżej, tak jak pokazano to na rysunku czternastym poniżej.
Rys.14. Wzmacniacz ADA4961 sterujący przetwornikiem AD9680 wraz z diodami Schottkiego jako zabezpieczeniem.
Podsumowanie
Powyższy artykuł pokazuje w jaki sposób wykorzystać diody Schottkiego do zabezpieczenia przetwornika ADC przed zbyt wysokim napięciem wejściowym. Dokładne zaznajomienie się z kartą katalogową diody jest kluczowe do powodzenia realizacji układu i osiągnięcia zakładanego pasma pracy. Wyjście 'fast-detect' przetwornika ADC połączone z wejściem 'fast-attack' wzmacniacza wejściowego najnowszych układów tego rodzaju, pozwala na osiągnięcie także autonomicznej kontroli wzmocnienia w zamkniętej pętli sprzężenia zwrotnego.
Źródło:
http://www.analog.com/library/analogdialogue/archives/49-04/input_protection.html
Front-end takiego przetwornika może być aktywny (z wykorzystaniem dedykowanego wzmacniacza) lub pasywny (z transformatorem lub balunem), zależnie od wymagań systemu. W obu przypadkach dobór elementów musi być bardzo precyzyjny, aby zapewnić optymalne działanie przetwornika w zakresie interesującego projektanta pasma.
Przetworniki ADC z próbkowaniem RF produkowane są z wykorzystaniem submikronowej technologii CMOS. Fizyka półprzewodników mówi nam, że mniejsze tranzystory mają mniejsze maksymalne napięcia pracy. Dlatego też napięcia przykładane do układu nie mogą przekraczać napięć maksymalnych, jakie opisano w karcie katalogowej danego układu z uwagi na to, że ich czeste przekraczanie może skrócić czas życia układu i uczyni go bardziej zawodnym. Porównanie danych najnowszch układów z klasycznymi, starszymi przetwornikami ADC pokazuje jak bardzo zmniejszyły się napięcia pracy tych układów.
W aplikacji w odbiorniku radiowym, gdzie ADC odpowiedzialny jest za digitalizację sygnału wejściowego projektant systemu musi przyłożyć szczególną uwagę do maksymalnego napięcia wejściowego. Parametr ten ma bezpośredni wpływ na niezawodność urządzenia. Zawodny ADC czyni cały system radiowy zawodnym, a koszty wymiany tego systemu jest dosyć istotny.
Aby zmniejszyć ryzyko uszkodzenia ADC z próbkowaniem RF konieczne jest umieszczenie w front-endzie układów, które będą w stanie wykrywać przekroczenie maksymalnego dopuszczonego przez układ napięcia lub kompensować je zmniejszając wzmocnienie, korzystając z pętli automatycznej kontroli wzmocnienia. Jednakże opóźnienia wprowadzane do systemu przez tego rodzaju systemu i to jak wolno działają może spowodować, że w przypadku ultraszybkich ADC nie zdaje to egzaminu. Poniższy artykuł omawia o wiele prostszą metodę zabezpieczenia wejścia przetwornika niż kontrola wzmocnie w front-endzie.
Architektura wejściowa
Przetworniki ADC próbkujące sygnały RF budowane są w kilku różych architekturach, podstawową jednak jest architektura szeregowa, w której kaskada układów konwertuje sygnał analogowy do cyfrowego. Pierwszy stopień jest najbardziej krytyczny, może być on buforowany lub niebuforowany. Wybór konkretnej architektury zależny jest od wymagań danego projektu i parametrów ADC. Na przykład buforowane przetworniki oferują lepszy SFDR w funkcji częstotliwości, ale pobierają więcej mocy niż niebuforowane przetworniki ADC.
Front-end musi zostać zaprojektowany także w sposób dopasowany do architektury wejściowego stopnia ADC. Dodatkowa szeregowa rezystancja, wymagana przez niebuforowany ADC konieczna jest aby kompensować skoki ładunku na wejściu i poprawić SFDR układu. Rysunki pierwszy i drugi (poniżej) pokazują uproszczone schematy układów wejściowych układów niebuforowanych (AD9625) i buforowanych (AD9680). Dla uproszczenia pokazano na rysunkach tylko wejścia asymetryczne.
Rys.1.Uproszczony schemat ideowy niebuforowanego wejścia przetwornika ADC z próbkowaniem RF.
Rys.2.Uproszczony schemat ideowy buforowanego wejścia przetwornika ADC z próbkowaniem RF.
Niezależnie od architektury układów, maksymalne napięcie wejściowe ADC zależne jest od napięć, z jakimi pracować mogą MOSFETy w układzie. Układ z buforowanym wejściem jest bardziej skomplikowany i pobiera większą moc niż układ niebuforowanego wejścia. Przetworniki ADC wykorzystują kilka rodzajów buforów, ale najpopularniejszym jest wtórnik źródłowy.
Typowe awarie
Mechanizmy powstawania awarii w układach zależne są od występowania w ADC buforowania, jednakże najczęściej polegają na przekroczeniu maksymalnego napięcia bramka-źródło (VGS) lub dren-źródło (VDS) tranzystora MOSFET. Napięcia te opisano na rysunku 3.
Rys.3.Napięcia krytyczne dla tranzystora MOSFET.
Na przykład, jeśli przekroczone zostanie napięcie VDS spowoduje to przebicie, które zazwyczaj ma miejsce w momencie gdy MOSFET jest wyłączony, a do drenu przyłożone zostanie nadmierne napięcie. Z kolei jeśli przekroczone zostanie maksymalne napięcie VGS, spowoduje to przebicie pomiędzy bramką a źródłem poprzez warstwę dielektrycznego tlenku w tranzystorze. Taka sytuacja ma miejsce zazwyczaj jeśli do bramki przyłożone jest zbyt wysokie napięcie.
Typowe awarie niebuforowanego przetwornika ADC
Rysunek 4 pokazuje wejście niebuforowanego ADC. Proces próbkowania sygnału jest kontrolowany przez przesunięte w fazie sygnały Φ i /Φ, które kontrolują zatrzymywanie próbki sygnału na MOSFETcie M1 i resetowanie zatrzymanej próbki na M2. Gdy M1 jest załączony M2 jest wyłączony a kondensator CSW śledzi napięcie wejściowe. Gdy M1 zostaje wyłączony M2 zostaje włączony po tym jak komparator MDAC dokonał odpowiedniej decyzji co do wartości sygnału i następnie zresetowanie kondensatora CSW. To przygotowuje kondensator do następnego próbkowania sygnału w kolejnym cyklu. Układ ten działa jak dobrze naoliwiona maszyna w warunkach normalnych.
Jednakże gdy do wejścia dostanie się impuls wysokiego napięcia, może on przekroczyć maksymalne napięcie dren-źródło M2. Gdy próbkowane będzie wysokie napięcie (M1 przewodzi, M2 nie), M2 wystawiony jest na duże VDS. M2 wystawiony jest na działanie wysokiego napięcia przez pół cyklu zegara próbkującego to może to zmniejszyć niezawodność tego elementu w konsekwencji czyniąc cały przetwornik bezużytecznym, gdy się uszkodzi. Podobnie w stanie resetowania pojemności CSW M1 wystawiony jest na działanie nadmiernego napięcia VDS, gdy na drenie znajduje się zbyt wysokie napięcie.
Rys.4.Najczęstsze miejsca uszkodzeń niebuforowanego wejścia przetwornika ADC z próbkowaniem RF.
Typowe awarie buforowanego przetwornika ADC
Rysunek piąty z kolei pokazuje schemat wejścia buforowanego ADC. Podobny zestaw sygnałów taktuje próbkowanie. Niezależnie od fazy sygnału tranzystor M3 wystawiony jest na wysokie napięcie, co powoduje że źródła I1 i I2 są wystawione na zbyt wysokie napięcie. Źródło prądowe I1 zbudowane jest z tranzystora PMOS, a I2 z NMOS. Zbyt wysokie napięcie na bramce M3 powoduje odkładanie się wysokiego napięcia VDS na MOSFETach I1 i I2. Dodatkowo wysokie napięcie na bramce M3 spowodować może przebicie warstwy izolującej bramkę.
Rys.5.Najczęstsze miejsca uszkodzeń buforowanego wejścia przetwornika ADC z próbkowaniem RF.
Mechanizmy przebicia także są inne w przetwornikach z buforowanym i niebuforowanym wejściem, co powoduje, iż różne są napięcia maksymalne tych układów. Zebrano je w tabeli poniżej.
| ADC | Technologia [nm] | Architektura wejściowa | Maksymalne napięcie wejścopwe [V] | Zakres wejścia (różnicowy)(V p-p) |
| 14-bit 105 MSPS | 350 | Buforowane | 7 | 9,2 |
| 14-bit 125 MSPS | 180 | Niebuforowane | 2.0 | 4,5 |
| 16-bit 250 MSPS | 180 | Buforowane | 3.6 | 6 |
| 12-bit 2.5 GSPS | 65 | Niebuforowane | 1.52 | 4 |
| 14-bit 1.0 GSPS | 65 | Buforowane | 3.2 | 4,6 |
Zabezpieczenie wejścia przetwornika ADC z wykorzystaniem transili
Wejścia przetworników chronione mogą być w kilka sposobów przed zbyt wysokim napięciem. Niektóre przetwornik, wliczając w to przetworniki z częstotliwością próbkowania dostosowaną do sygnałów RF, mają wyjście informujące o przekraczaniu zaprogramowanych progów napięcia wejściowego. Jednakże wyjście to charakteryzuje się jakimś opóźnieniem, więc nadal wystawia układ na pewne niebezpieczeństwo, związane z nadmiernym napięciem na wejściu.
Nadmierne napięcie wejściowe ograniczone może być z wykorzystaniem specjalnego rodzaju diod - transili, jednakże takie diody mogą pogorszyć parametry układu podczas normalnej pracy. Na rysunku szóstym pokazano schemat układu wykorzystującego transile do ochrony przed nadmiernym napięciem.
Rys.6.Uproszczony schemat front-endu wyposażonego w diody zabezpieczające (transile).
Jakkolwiek diody te zabezpieczają wejście ADC przed nadmiernym napięciem pogarszają one jakość sygnału wprowadzając dużo zakłóceń harmonicznych. Rysunek siódmy prezentuje porównanie widma FFT 14 bitowego, niebuforowanego przetwornika 250-MSPS z sygnałem wejściowym 30 MHz, –1 dBFS z i bez transili na wejściu.
Rys.7.Porównanie wyników FFT przetworników RF-ADC z i bez transili w front-endzie.
Transile dodają nieparzyste harmoniczne do sygnału, ponieważ zachowują się podczas normalnej pracy jak diody spolaryzowane zaporowo. Złącze PN takiej diody na pewną pojemność CJ0, która oddziałuje z ładunkiem w przetworniku, generowanym przez przełączanie tranzystorów. Powstaje zauważalna harmoniczna trzeciego rzędu. Na rysunku ósmym pokazano przebieg sygnału w takiej sytuacji. Oczywiście nie oznacza to, że transile nie nadają się do zapewniania bezpieczeństwa przetwornikowi ADC, jednakże należy dokładnie sprawdzić w karcie katalogowej m.in pojemność złącza diody, aby osiągnąć oczekiwane parametry systemu.
Rys.8.Przesterowany sygnał z uwagi na wykorzystanie diod zabezpieczających wejście przetwornika ADC.
Zabezpieczenie wejścia przetwornika ADC z wykorzystaniem diod Schottkiego
Wraz z zwiększaniem pasma pracy i częstotliwości próbkowania w kierunku gigaherców, przetworniki upraszczają konstrukcję odbiorników radiowych, gdyż nie potrzebują tylu elementów w torze analogowym. Jednakże taka ich aplikacja wystawia je na wysokie napięcie wejściowe. Rysunek dziewiąty prezentuje typowy front-end analogowy przetwornika ADC próbkującego sygnał RF. Nowa generacja wzmacniaczy, zaprojektowanych do takich aplikacji, posiada wejście tzw. fast-attack, które może zostać skonfigurowane poprzez interfejs SPI do tłumienia wyjścia do ustawionego wzmocnienia/ Pin ten może być połączony z wyjściem fast-detect przetwornika ADC, co pozwala na tłumienie sygnału gdy jest on zbyt wysoki.
Wzmacniacz ADA4961 jest doskonałym przykładem nowoczesnej generacji wzmacniaczy z funkcją fast-attack, opisaną powyżej. Z kolei przetworniki AD9680 and AD9625 są przykładami układów ADC wyposażonych w wyjście fast-detect.
Rys.9.Wzmacniacz z dużą szybkością narastania napięcia wyjściowego sterujący przetwornikiem ADC.
Architektura pokazana na rysunku dziewiątym sprawdza się, dopóki napięcie jest w zakresie pracy układu. Jeśli jednakże odbiornik zostanie wystawiony nagle na wyższe napięcie, to na wyjściu front-endu pojawi się większe napięcie, bliskie napięciu zasilającemu wzmacniacza (w tym przypadku 5 V). Takie napięcie znacznie przekracza napięcie dopuszczalne na wejściu przetwornika. Fast-detect wykazuje opóźnienie około 28 cykli zegara, czyli w tym przypadku 28 ns (dla AD9680-1000), zatem przez ten cały czas ADC zostanie wystawiony na działanie tego napięcia, co może poważnie obniżyć niezawodność układu. Rozwiązaniem tego problemu jest dodanie diod Schottkiego do układu, gdyż mają one bardzo małą pojemność. W tym przypadku dobrano diody o napięciu przebicia 3 V, gdyż maksymalne napięcie wejściowe AD9680 specyfikowane jest jako 3,2 V.
Pojemność złącza diody CJ0 musi być możliwie mała, aby zapewnić wysoki poziom SNR i SFDR przetwornika ADC podczas normalnej pracy. Na rysunku 10 zaprezentowany jest schemat pasywnego front-endu z diodami tego rodzaju w torze analogowym, w którym diody nie pogarszają parametrów układu.
Rys.10.Pasywny front-end analogowy zabezpieczony diodami Schottkiego.
Przetestowano przetwornik ADC z częstotliwościami wejściowymi do 2 GHz, zatem wybrano odpowiednie diody Schottkiego (RB851Y). Poniższa tabelka zbiera podstawowe parametry wykorzystanej diody, które czynią ją odpowiednią do tej aplikacji.
| Parametr | Wartość | Jednostki | Komentarz |
| Napięcie wsteczne(VR) | 3 | V | Maksymalna wartość przy VIN± = 3,2 V, zgodnie z kartą katalogową układu AD9680. |
| Pojemność pomiędzy wyprowadzeniami (CJ0, or Ct) | 0,8 | pF | Mniejszy wpływ na pracę przetwornika w warunkach standardowych. |
Rysunek 11 prezentuje sygnał na wejściu asymetrycznym z wysokim napięciem, przy częstotliwości 185 MHz. Widać jak dioda obcina sygnał na poziomie około 3 V względem masy, co powoduje, że sygnał nie zbliża się do granicznego napięcia 3,2 V. Z kolei rysunek 12 pokazuje różnicowy sygnał na wejściu AD9680 w podobnej sytuacji.
Rys.11.Sygnał na asymetrycznym wejściu przetwornika ADC ucięty przez diody Schottkiego.
Rys.12.Sygnał na wejściu różnicowym układu AD9680, ucięty przez diody Schottkiego.
Następnie dokonano pomiarów działania systemu podczas normalnej pracy. AD9680 kontrolowany był zgodnie z sugestiami z karty katalogowej, a częstotliwość na wejściu byłą od 10 MHz do 2 GHz. Bardzo niska wartość CJ0 powodowała że SNR i SFDR przetwornika ADC nie ucierpiał na dodaniu diody zabezpieczającej.
Rys.13.SNR/SFDR w funkcji częstotliwości sygnału analogowego na wejściu przetwornika AD9680 z diodami Schottkiego jako zabezpieczeniem.
Diody Schottkiego nie mają wpływu na SNR przetwornika, ale SFDR zostaje pogorszony względem układu bez diod, jak pokazano na rysunku 13. Spowodowane jest niedopasowanie toru sygnału różnicowego na płytce ewaluacyjnej, która optymalizowana była dla bardzo szerokiego pasma od DC do 2 GHz.
W większości aplikacji nie korzysta się z całego tak szerokie pasma, zatem możliwe jest dostrojenie układu do konkretnego pasma, co pozwoli uniknąć problemów pokazanych powyżej. Precyzyjne dobranie diod Schottkiego pozwoli na zabezpieczenie wejścia ADC przed nadmiernym napięciem i zastosowanie aktywnego front-endu, który wykorzystuje funkcje fast-attack i fast-detect, opisane powyżej, tak jak pokazano to na rysunku czternastym poniżej.
Rys.14. Wzmacniacz ADA4961 sterujący przetwornikiem AD9680 wraz z diodami Schottkiego jako zabezpieczeniem.
Podsumowanie
Powyższy artykuł pokazuje w jaki sposób wykorzystać diody Schottkiego do zabezpieczenia przetwornika ADC przed zbyt wysokim napięciem wejściowym. Dokładne zaznajomienie się z kartą katalogową diody jest kluczowe do powodzenia realizacji układu i osiągnięcia zakładanego pasma pracy. Wyjście 'fast-detect' przetwornika ADC połączone z wejściem 'fast-attack' wzmacniacza wejściowego najnowszych układów tego rodzaju, pozwala na osiągnięcie także autonomicznej kontroli wzmocnienia w zamkniętej pętli sprzężenia zwrotnego.
Źródło:
http://www.analog.com/library/analogdialogue/archives/49-04/input_protection.html
Cool? Ranking DIY
