Elektroda.pl
Elektroda.pl
X
Proszę, dodaj wyjątek www.elektroda.pl do Adblock.
Dzięki temu, że oglądasz reklamy, wspierasz portal i użytkowników.

Jak poprawić czas stabilizacji napięcia na wejściu systemu akwizycji danych

ghost666 03 Gru 2015 15:58 1425 0
  • Projektując systemy akwizycji danych, pracujące z sygnałami zmiennymi, często nie funkcjonują tak jak powinny i wykraczają poza swoje specyfikacje z uwagi na wysoki poziom zniekształceń sygnału w torze pomiarowym. Co można zrobić w takiej sytuacji? W pierwszej kolejności sprawdzić można źródło sygnału, dalej projekt zasilacza, płytki drukowanej etc. Często jednak nie daje to oczekiwanych rezultatów i problem nadal występuje. Co jeszcze można rozważyć? Czy przyjrzeliście się czasowi stabilizacji sygnału wejściowego podawanego na przetwornik analogowo-cyfrowy (ADC) w układzie? To niezwykle istotny parametr, który często pozostaje pominięty.

    W poniższym artykule przyjrzymy się temu, jak sygnał wejściowy stabilizuje się w układzie ADC i temu, jak niepoprawna stabilizacja tego sygnału wpływa na zwiększenie zniekształceń sygnału, mierzonego w systemie.

    Rysunek 1 pokazuje uproszczony model wejścia przetwornika ADC o sukcesywnej aproksymacji (SAR). W modelu tym skupmy się na odpowiedzi ładunkowej w funkcji czasu wewnętrznego kondensatora próbkującego sygnał.

    Jak poprawić czas stabilizacji napięcia na wejściu systemu akwizycji danych
    Rysunek 1. Dystrybucja ładunku w układzie i jego stabilizacja.


    $$V_{CSH}(t) = V_{CSH}(t_0) + [V_{IN}-V_{CSH}(t_0)]\times(1-^{\frac{1}{\tau}})$$(1)


    Podczas fazy akwizycji sygnału następuje transfer ładunku z źródła sygnału wejściowego do wewnętrznej pojemności próbkującej (CSH) w ADC. Napięcie wejściowe musi ustabilizować się na CSH z dokładnością nie gorszą niż połowa najmniej znaczącego bity (LSB) przetwornika w czasie akwizycji tAQ. Jak łatwo jest się domyślić, jeśli czas stabilizacji napięcia będzie większy niż czas tAQ to błąd napięcia na CSH (względem napięcia wejściowego) będzie większy niż połowa LSB, a wynik konwersji na ADC będzie niedokładny.

    Jednakże zniekształcenia sygnału to nie tylko problem dokładności wartości pomiaru napięcia wejściowego. Zniekształcenia to także nieliniowości pomiędzy wejściem a wyjściem przetwornika. Innymi słowy, jeśli funkcja przejścia ADC nie jest prostą linią o stałym nachyleniu i wartości stałej w całym zakresie pracy przetwornika, możemy mówić o zniekształceniach w układzie. Pytanie zatem jest proste - w jaki sposób wydłużony powyżej tAQ czas stabilizacji napięcia na wejściu przetwornika może przełożyć się nie tylko na błąd dokładności, ale i na zniekształcenia i wprowadzanie do układu nieliniowych zachowań?

    Odpowiedź na to pytanie wymaga zrozumienia jak działa tor wejściowy przetwornika ADC SAR. Na wejściu takiego układu znajduje się przełączany kondensator próbkujący sygnał - układ próbkujący. Opór elektronicznego przełącznika w układzie, gdy jest on załączony (RON) jest nieliniowy w funkcji napięcia wejściowego do przetwornika. Rysunek 2a pokazuje typową wartość RON w funkcji napięcia wejściowego w układzie wykonanym w technologii CMOS (komplementarny układ metal-tlenek-półprzewodnik). Nieliniowość tej wartości moduluje stałą czasową stabilizacji napięcia, tak, że napięcie błędu na tym elemencie - VERR - dla wejściowej sinusoidy także jest nieliniowe, jak pokazano na rysunku 2b. Jeśli opór tego elementu byłby stały w całym zakresie pracy, błąd byłby linią prostą, jak pokazano na rysunku 3a i 3b. W takiej sytuacji układ próbkujący nie wprowadzałby zniekształceń do sygnału, jaki digitalizowany jest w przetworniku.





    Jak poprawić czas stabilizacji napięcia na wejściu systemu akwizycji danych
    Jak poprawić czas stabilizacji napięcia na wejściu systemu akwizycji danych


    Przyjrzyjmy się jeszcze ostatniemu przykładowi, pokazującemu problemy z czasem stabilizacji napięcia w przetworniku. W przemysłowych systemach automatyki często pomija się wzmacniacze wejściowe dla przetworników SAR ADC z uwagi na chęć zmniejszenia kosztów i uproszczenia projektu, rysunek 4 pokazuje przykładowe rozwiązanie stosowane w tego rodzaju układach.

    Jak poprawić czas stabilizacji napięcia na wejściu systemu akwizycji danych
    Rysunek 4. Typowy układ z ADC bez wzmacniacza wejściowego.


    Poniżej, na rysunku 5 zaprezentowano parametry zmiennoprądowe takiego układu, wykorzystującego 16 bitowy, ośmiokanałowy przetwornik o sukcesywnej aproksymacji ADS8568 z filtrem RC na wejściu. Większa wartość opornika i kondensatora na wejściu (w porównaniu do układu pokazanego na rysunku 4) pozwoli na lepsze filtrowanie sygnału, bez konieczności wykorzystywania filtra aktywnego. Jednakże filtr taki generuje zniekształcenia harmoniczne, pogarszając parametr THD toru sygnałowego. Układ taki ma THD dużo gorsze niż -90 dB jakie podane jest dla wykorzystanego przetwornika w karcie katalogowej.

    Dodanie drugiego stopnia filtra RC do układu pogorszy THD jeszcze bardziej. Przyczyną takiego stanu rzeczy jest fakt, że sygnał wejściowy, nie stabilizuje się poprawnie na kondensatorze próbkującym CSH w przetworniku ADC.

    Jak poprawić czas stabilizacji napięcia na wejściu systemu akwizycji danych
    Rysunek 5. Słabe parametry zmiennoprądowe dla przetwornika ADC ADS8568 z uproszczonym filtrem wejściowym RC.


    Problem z długim czasem stabilizacji sygnału i zwiększonymi zniekształceniami sygnału rozwiązać można robiąc dwie rzeczy:

    Po pierwsze

    Zwiększyć czas akwizycji, zmniejszając częstotliwość próbkowania. Można wyliczyć, jaka jest rzeczywista częstotliwość próbkowania korzystając z równania 1. Zwiększając rzeczywisty czas tACQ redukuje się częstotliwość próbkowania, ponieważ czas konwersji (maksymalny) wyspecyfikowany jest w karcie katalogowej przetwornika ADC (patrz równanie 2).

    $$t_{ACQ rzeczywisty} = \frac{1}{Rzeczywista częstotliwość próbkowania} - t_{CONV}$$(2)


    Rysunek 6 pokazuje jak zmieniają się parametry zmiennoprądowe w układzie z filtrem RC drugiego rzędu. Względem uzyskanego poprzednio danych dla 10 Ksps THD = -65,46 dBc udało się znacznie poprawić wyniki, redukując częstość próbkowania do 1 Ksps - THD = -92 dBc.

    Jak poprawić czas stabilizacji napięcia na wejściu systemu akwizycji danych
    Rysunek 6. Wyniki testów z zwiększonym czasem akwizycji.


    Po drugie

    Przyspieszyć czas stabilizacji zmniejszając rząd filtra i zmniejszając wartość XFLT/RFLT. Zmniejszając pojemność kondensatora wejściowego z 22 nF do 830 pF (przy zachowaniu wartości rezystora) dla filtra RC pierwszego rzędu udało poprawić się THD z poziomu -70,97 dBc do -96,88 dBc zachowując taką samą częstotliwość próbkowania równą 10 kHz. Można zmniejszyć THD do wartości -103,61 dBc w tym układzie, jeśli częstotliwość próbkowania zmniejszy się do 1 kHz z zachowanymi tymi elementami filtra.

    Rysunek 7 pokazuje wyniki pomiarów dla opisanego układu. Warto zauważyć, że poprawienie czasu stabilizacji układu wiąże się z pewnymi niedogodnościami wynikającymi z zmniejszenia efektów filtrowania sygnału.

    Jak poprawić czas stabilizacji napięcia na wejściu systemu akwizycji danych
    Rysunek 7: Wyniki testów układu z poprawionym czasem stabilizacji.


    Istnieje jeszcze szereg innych metod, pozwalających na poprawienie prędkości stabilizacji napięcia na pojemności próbkującej, jednakże te dwie, opisane powyżej, są najprostsze. Należy zwrócić szczególną uwagę podczas projektowania systemów z przetwornikami ADC o sukcesywnej aproksymacji na opisany powyżej czas stabilizacji napięcia wejściowego na pojemności próbkującej układu.

    Źródło: http://e2e.ti.com/blogs_/b/precisionhub/archive/2015/11/13/settling-time-challenge-and-improvement-tips?HQS=hpa_thehub_151122


    Fajne! Ranking DIY
  Szukaj w 5mln produktów