Zwany także przez niektórych P5. Posiada raczej ciemną sierść, jest niskiego wzrostu, od strony brzusznej może posiadać metalową płytkę, na której zauważyć można wzorki układające się w logiczną całość stanowiącą pełną charakterystykę gatunku. Cecha charakterystyczna - mnóstwo nóżek. P5 często wysiadują w gniazdkach Socket 7....
Więc... P5 posiada 2 potoki dla operacji stałoprzecinkowych i jeden potok dla operacji zmiennopozycyjnych. Każdy potok posiada 32 bajtową kolejkę dzięki czemu możliwe jest przewidywanie rozkazów. (Kolejne rozkazy są analizowane przez układ przewidywania skoków i wcześniej zanim zostaną one „przerobione” przez procesor przygo-towywane są dla nich dane w rejestrach lub dane dla wykonania skoków warunkowych - daje to około 2.5 krotne przyspieszenie). Każdy potok jest 5-stopniowy: preparowanie, I dekodowanie, II dekodowanie, wykonanie, zapis.
P5 posiada 8 rejestrów roboczych.
Tryby pracy są takie same jak w 80486, ale P5 wzbogacony został w tryb zarządzania i optymalizacji pracy z urządzeniami zewnętrznymi. W ROM’ie umieszczony jest program, który pozwala na regulację prędkości dysków, odłączanie zasobów, itp. P5 posiada architekturę bardzo zbliżoną do RISC’ów.
P5 posiada pamięć cache pierwszego poziomu L1 podzieloną na dwa bloki po 8 kB każdy - jeden to cache danych, drugi - programu. Cache zawiera bardzo dobry TLB pracujący statycznie lub dynamicznie.
W procesorze wykorzystywana jest w pełni architektura 32 bitowa, magistrala danych jest 64 bitowa co np. wymusza stosowanie w większości płyt głównych parowanych banków pamięci SIMM 32-bit dla zachowania zgodności z szerokością magistrali. Szerokość magistrali dla cache wewnętrznego wynosi 256 bitów.
P5 może zaadresować w trybie adresowania wirtualnego do 4 TB pamięci, ze stronami od 2 do 4 Mb.
Fizycznie traktując to nieco już przestarzałe cudo techniki można powiedzieć, że zawiera 3.3 mln tranzystorów (co zgadza się z prawem Moore’a), 3485768 rezystorów i 2.2 mln cewek o indukcyjności 3.5 GigaH (co nie zgadza się z żadnym prawem...). Zasilany jest napięciem 3.3 V i oddaje do środowiska naturalnego 14 W (po dokonaniu elementarnych przeliczeń informuję wszystkich czytelników iż zagotowanie szklanki kawy trwałoby na P5 około 100 minut).
77.2. PENTIUM PRO
Najłatwiej będzie potraktować Pentiuma Pro jako kontynuację tego co w Pentium zrobiono, a w Pro poprawiono. W styczniu 1996 roku p. Ewa Hutny popełniła ciekawy artykuł na łamach „Enter’a” na temat Pentium’a Pro. Co prawda nie wszystkie pomysły p. Hutny są całkiem O.K., ale ten artykuł był spoko i pisząc te słowa powołuję się na niego.
Więc... PPro (takiego skrótu będę używał) jest procesorem superskalarnym, czyli takim który wykonuje więcej niż jeden rozkaz w cyklu zegarowym. Praktycznie PPro może wykonać w jednym takcie 3 rozkazy (teoretycznie 5), a zwykłe Pentium - 2.
PPro posiada 64-bitową magistralę danych z dodatkowymi 8-bitami do korekcji błędów, 40 fizycznych 32 bitowych rejestrów, oraz pamięć cache L2 zintegrowaną z jednostką centralną.
Wnętrze składa się z 5.5 miliona tranzystorów, a w 256 kB cache jest ich 15.5 miliona.
Procesor posiada znacznie poprawiony mechanizm współpracy wieloprocesorowej - nadaje się więc do stacji graficznych i serwerów. Dzięki tym mechanizmom i wspieraniu koncepcji klastrów możliwe jest łączenie systemów wieloprocesorowych w klastry za pomocą sieci ATM.
Przetwarzanie potokowe jest „superpotokowe” - ponieważ potok posiada 14-sto stopniową głębię. Tak naprawdę to w procesorze istnieją trzy niezależne potoki działające równolegle - potoki dodatkowo podzielone są na sekcje, dzięki czemu możliwe jest np. odkładanie na później rozkazów dla których niema jeszcze danych.
Magistrala systemowa została wyposażona w swój autonomiczny sterownik, dzięki czemu procesor zgłasza chęć dostępu do pamięci i przechodzi do innych zadań, sterownik natomiast wstawia zgłoszenie do kolejki i przydzie-la procesorowi pamięć we właściwym momencie. Jest to mechanizm „transakcyjny” (to niby transakcja między proce-sorem a sterownikiem).
W PPro rozwiązano także problem z obsługą stosu. Stos w poprzednich generacjach procesorów mógł być tylko obsługiwany z samej góry - dostęp do niższych danych na stosie był utrudniony - rozkazem FXCH, co zabierało strasznie dużo czasu. Obecnie stos obsługiwany jest przez specjalny autonomiczny sterownik.
Coś co powoduje wykonanie 3 rozkazów w cyklu zegarowym to „Dynamiczna architektura wykonywania roz-kazów”. Składają się na nią: superpotokowość, zmiana kolejności wykonywania instrukcji, statystyczne przewidywa-nie spełnienia warunków, zmiana nazw rejestrów i zmiana zachowania grup skoków.....
To tyle jeśli chodzi o PPro i artykuł, który znalazłem......
Warto zaznaczyć, że w PPro zrezygnowano z kompatybilności z poziomami TTL
Pentium II (Intel)
Pentium II jest łatwo skalowanym mikroprocesorem (systemy dwuprocesorowe). Procesor ten rozszerza moż-liwości Pentium Pro o technologię MMX (Media Enhancemend Technology). Wykonany jest w technologii 0.25 mi-krona, która pozwala na zwiększenie częstotliwości zegara i obniżenie strat mocy.
Processor’s Dynamic Execution Technology:
· Przewidywanie wielu rozgałęzień: przewiduje bieg programu przez wiele rozgałęzień przyspieszając skoki i pracę procesora.
· Analiza przepływu danych: tworzy i optymizuje rozkład instrukcji poprzez analizę zależności danych mię-dzy instrukcjami.
· Wykonania spekulatywne: wykonuje instrukcje wg ustalonego przez siebie porządku, na podstawie opty-malnego rozkładu instrukcji. Mechanizm ten pozwala na superskalarne wykonywanie instrukcji, co przy-spiesza ogólna wydajność.
Technologia MMX
MMX to zbiór nowych instrukcji i typów danych, które pozwalają aplikacjom na osiągnięcie nowego poziomu wydajności. Technologia MMX jest zaprojektowana jako zbiór prostych ogólnego przeznaczenia instrukcji, które mo-gą być łatwo zastosowane w aplikacjach multimedialnych i komunikacyjnych. Zalety MMX:
· technika SIMD (single instruction multiple data),
· 57 nowych instrukcji,
· osiem 64bitowych nowych rejestrów,
· 4 nowe typy danych
Pozostałe cechy procesora Pentium II:
· Wysokiej wydajności architektura typu Dual Independent Bus (magistrala systemowa i magistrala pamięci podręcznej),
· 512KB pamięci podręcznej drugiego poziomu,
· 16KB pamięci podręcznej poziomu pierwszego dla danych i 16kB pamięci podręcznej L1 dla programu,
Procesor ten dostępny jest w wersjach od 233MHz do 333 MHz.
82.2. Procesor Celeron
Najnowszy procesor Intela. Stworzony na bazie mikroarchitektury Pentium II. Za kilka dni (15 kwietnia) ma zostać przedstawiona pierwsza wersja Celeron’a (pozbawiona pamięci podręcznej L2). W połowie 1998 roku Intel planuje uruchomić produkcję tego procesora o wewnętrznej częstotliwości 400MHz i częstotliwości magistrali 100MHz. W końcu 1998 roku procesor ten ma być dostępny w wersji 450 MHz. Wielkość pamięci podręcznej L2 Cache to 512kB do 2MB. Procesor ten może pracować w systemach do 4-procesorowych i jest montowany w złączu typu Slot 2. W połowie 1998 planowane jest także uruchomienie produkcji procesorów Pentium II o częstotliwości do 450MHz.
Przepraszam, za długość i formę tekstu, ale była to jedyna możlliwość techniczna jaką miałem, aby umieścić ten tekst.
Jeżeli komuś jednak taka forma przeszkadza, to jak najszybciej będę mógł zrobię z tego np. *.doc jako załącznik a tekst usunę.
Ps. Polecan książkę pana Metzgera - "anatomia PC" z wyd. Helion - tam takie rzeczy są opisane i nie wykluczam, że osoba, która pisała to opracowanie również z tego źródła korzystała.
