Elektroda.pl
Elektroda.pl
X
Proszę, dodaj wyjątek dla www.elektroda.pl do Adblock.
Dzięki temu, że oglądasz reklamy, wspierasz portal i użytkowników.

układ na bramkach nand 4-wejściowy

23 Kwi 2016 11:48 1011 4
  • Poziom 8  
    Witam, potrzebuję pomocy z zadaniem jakie dostałem na laboratoriach z architektury komputerowej.
    Treść : Zaprojektować układ na brakach NAND, 4-wejściowy; podajemy lizczbę w zapisie binarnym. Wynik podaje iloczyn (całkowity) po przemnożeniu przez 2/3 i resztę.
    Proszę o pomoc bo kompletnie nie wiem jak się do tego zabrać.
    Czy o to chodziło? Jak mam to dalej zminimalizować dla 4 danych wyjsciowych ? układ na bramkach nand 4-wejściowy
    układ na bramkach nand 4-wejściowy
  • Poziom 8  
    Problem w tym, że w programie dsch3(w tym mam zrobić symulację) nie ma bramek nand 4 wejściowych, a w poleceniu jest że układ ma być 4 wejsciowy.
  • Poziom 35  
    Zrozumiałem że układ ma być z bramek 4-wejściowych.
    Trzeba to zrobić podobnie jak napisałem: zaprojektować nie zwracając uwagi na wymagane nandy, jak dojdziesz do wzorów końcowych to za pomocą podwójnej negacji i praw De Morgana pozbywasz się ze wzorów sum (plusów) i budujesz układ z bramek nand.
  • Pomocny post
    Poziom 17  
    rian93 napisał:
    Proszę o pomoc bo kompletnie nie wiem jak się do tego zabrać.
    Najpierw określasz liczbę wyjść. Wejście to 4 bity czyli od 0 do 15. Największa liczba na wyjściu to 15 * 2 / 3 = 10, też trzeba 4 bity. Na resztę - dzielenie przez 3 może dać resztę 0, 1, 2, a więc 2 bity.

    Następnie robisz tablicę stanów: wypisujesz wszystkie możliwe stany wejść i odpowiadające im stany wyjść. Proponuję podzielić układ na dwa niezależne podukłady: układ obliczający wynik mnożenia i układ obliczający resztę. Wtedy z tablic stanów robisz tablice Karnaugha. Jedna 4 x 4, druga 4 x 2. Dalej wiadomo, minimalizujesz i przedstawiasz w postaci NAND.