Witam,
znalazłem ciekawą prezentację dotyczącą projektowania filtrów FIR w układach FPGA, ale nie mogę zrozumieć skąd się bierze te 38, czy 34 bity w wyliczeniach na 12 stronie? Ktoś wie, czemu te sumatory muszą mieć magistralę o akurat takiej szerokości?
Załączam wspomnianą prezentację do postu.
znalazłem ciekawą prezentację dotyczącą projektowania filtrów FIR w układach FPGA, ale nie mogę zrozumieć skąd się bierze te 38, czy 34 bity w wyliczeniach na 12 stronie? Ktoś wie, czemu te sumatory muszą mieć magistralę o akurat takiej szerokości?
Załączam wspomnianą prezentację do postu.