Miedziane interkonekty elektroniczne znowu mają przyspieszyć, wraz z wprowadzeniem do przemysłu piątej generacji interfejsu PCI Express który dostarczać ma 32 Gtransfery na sekundę. Jego wprowadzenie planowane jest już na rok 2019, jak ogłosiła Specjalna Grupa Interesu PCI (PCI SIG) na swoim dorocznym spotkaniu poświęconemu finalizacji specyfikacji czwartej generacji PCI Express, dostarczającej 16 GT/s.
Ta wiadomość oznacza kolejne przyspieszenie na rynku interkonektów obecnych w naszych komputerach. Dzieje się to po kilku latach spowolnienia w rozwoju spowodowanym ogólnym spowolnieniem w sektorze PC. Dodatkowo, warto zauważyć, że krok ten podejmowany jest w czasie, gdy na rynku istnieje szereg otwartych i darmowych interkonektów, takich jak CCIX, GenZ czy OpenCAPI. Istnienie równolegle szeregu standardów powoduje fragmentację starań o rozwój nowych technologii w branży i dalsze spowolnienie rozwoju.
PCIe piątej generacji ma wykorzystywać kodowanie 128/130 bit i dostarczać do 128 gigabajtów na sekundę prędkości transmisji przy 16,4 GB/s na jedną linię. Spodziewać się można, że tego typu interfejs przyjęty zostanie chętnie przez producentów kart graficznych i sieciowych, ale także akceleratorów uczenia maszynowego itp.
Przedstawiciele PCI SIG już opracowali wstępny zarys w postaci specyfikacji opisanej numerem 0.3. Jednocześnie gotowa jest już specyfikacja w wersji 0.9 standardu piątej generacji PCI Express.
Specyfikacja 32G pojawia się w bardzo dobrym momencie - zapotrzebowanie na szybkie interkonekty w sektorze serwerowym coraz bardziej się zwiększa. Obecnie typowe układy serdes w tym sektorze transmitują dane z prędkością do 56 Gbit/s. Jak mówi Al Yanes, kierownik PCI SIG "Jesteśmy w stanie wykorzystać wiele innych standardów z istniejących rozwiązań warstw fizycznych innych interfejsów. (...) Wiele pracy zrealizowanej przy projektowaniu czwartej generacji jest już aplikowalne i czyni projektowanie piątej generacji dużo łatwiejszym. Nasza podgrupa do spraw elektroniki interkonektu potwierdza to z dużą pewnością i wiarą w zaproponowany rozkład pracy".
Inżynierowie mają przed sobą jeszcze sporo pracy. Muszą między innymi sprawdzić, czy nowy interkonekt da się zrealizować na standardowym laminacie FR4 czy też może wymagane są bardziej zaawansowane i drogie rozwiązania. Jednym z założeń jest jednakże kompatybilność wsteczna rozwiązań, jakie opracowane zostały w ostatnich 25 latach przez PCI SIG.
Piąta generacja interkonektu PCI Express to krok w kierunku przyspieszenia komputerów i przesyłu danych, który jest bardzo pożądany w sektorze, zwłaszcza big data. Jest to szczególnie istotne w czasach gdy podążanie za prawem Moora staje się coraz droższe, jak mówi BRad McCredie z IBMa. McCredie jest w zespole, który pracuje nad nowym procesorem Power 9 w IBM - ma to być pierwszy komercyjny układ, który wykorzystywać będzie PCI Express czwartej generacji. Jego sprzedaż rozpocząć się ma jeszcze w tym roku.
"Cały przemysł zatrzymał się na PCIe Gen 3 na jakieś siedem lat... trzeba było w końcu mocnego szturchnięcia, aby generacja czwarta weszła do użycia" mówi McCredie. "Te szybkie interfejsy są nam niesamowicie potrzebne do komunikacji z akceleratorami, ale także do obniżenia kosztów całego systemu" dodaje. "Uważam, że do 2019 roku sektor zaadaptuje w pełni czwartą generację, ale jeśli PCI SIG chce pozostać 'na fali' to do roku 2020 gotowa powinna być wersja 1.0 specyfikacji dla piątej generacji PCI Express".
McCredi daleki jest od wieszczenia końca miedzianych interkonektów, jakiego wielu się spodziewa. Ma on jedynie nadzieje, że konektory przygotowane dla czwartej generacji interfejsu będą w stanie pracować przy 32 Gt/s i że specyfikacja dla elektrycznych interkonektów PCIe dalszych generacji nadal będzie możliwa po Gen 5. "Już od czasów procesora Power 6, wypuszczonego w 2005 roku, powtarzamy sobie, że to jest ten ostatni. (...) Jednakże za każdym razem inżynierowie siadają do projektowania i podwajają osiągi interfejsów" komentuje przedstawiciel IBMa.
Jednocześnie McCredie wskazuje, że IBM jest także członkiem grup rozwijających inne interkonekty, takie jak CCIX. "Staramy się sprawdzać inne możliwości, także otwartych systemów".
Specyfikacja 16G opracowywana była wyjątkowo długo - znacznie dłużej niż się spodziewano, ale na szczęście istnieje grono zainteresowanych firm, które chcą ją wykorzystać. Część z nich dostarczyła swoje systemy do testowania podczas niedawnych warsztatów dla czwartej generacji, jak mówi Yanes. Na spotkaniu zorganizowanym przez PCI SIG w zeszłym roku firmy takie jak Cadence, PLDA i Synopsys prezentowały elementy warstwy fizycznej, kontroler, przełączniki i inne bloki potrzebne do realizacji interfejsu. Zaprezentowano działające układy scalone, płytki i całe backplane. Prezentowano między innymi też 100 Gbit/s switch dla Infiniband w oparciu o PCIe 4.0.
W tym roku spodziewamy się dalszego postępu: Cadence i Synopsys chce stworzyć opisy aplikacji czwartej generacji PCIe dla aplikacji na różnych synkach, między innymi w motoryzacji. Z kolei Keysight i Telrdyne LeCroy mają zamiar zaprezentować gotowe rozwiązania testerów dla czwartej generacji interkonektu. NEC zapowiada prezentację układu który pozwala na mostkowanie peryferiów PCIe i sieci Ethernet.
IBM, wraz ze swoimi partnerami - Mellanox i Xilinx - wypuścić w tym roku chce nowy CPU Power 9, wyposażony we wsparcie dla PCIe Gen 4 dla kart sieciowych i akceleratorów. W wydarzeniu, jakim będzie premiera nowego układu, uczestniczyć najpewniej będzie więcej firm, które produkują systemy powiązane z Power 9 w ramach inicjatywy Open Power. "Implementacja PCI Gen 4 poszła szybko i nie napotkaliśmy po drodze żadnych niespodzianek - nasze modele były bardzo dobre" podsumowuje McCredie.
IBM spodziewa się, że powstanie wiele urządzeń, obsługujących tak PCIe jak i ich własny, otwarty interkonekt - OpenCAPI. Mają to być urządzenia takie jak akceleratory, magazyny danych i karty sieciowe. McCredie wypowiadał się przy tej okazji dosyć ostro na temat potencjalnego zastosowania pamięci 3D XPoint w tego rodzaju systemach - miałaby ona być podłączona poprzez OpenCAPI i realizować rolę pamięci synchronicznej, plasującej się pomiędzy DRAMem a Flashem. "Uważam, że pamięć 3D XPoint wiele zmieni na rynku (...) z pewnością będzie dostatecznie szybka dla dostępu synchronicznego, ale nie chciałbym marnować moich slotów DIMM na te technologię" komentował i zaznaczał, że wykorzystanie tego rodzaju układów pamięci na OpenCAPI jest tylko koncepcją "To nie jest coś o czym z kimkolwiek rozmawialiśmy czy nad czym pracujemy".
OpenCAPI charakteryzuje się granicznym transferem na poziomie 150 GB/s, a PCIe Gen 4 'jedynie' 128 GB/s. To coś, czym IBM chce przyciągnąć partnerów do swojego ekosystemu, jaki tworzy wokół procesora Power 9. IBM zdobywa obecnie wielu partnerów w Chinach, gdzie rynek elektroniczny bardzo rośnie. IBM opracował już plany rozwoju platformy Power 9 i Power 10 z planowanym odświeżeniem systemu za około 3 lata.
Jak dodaje McCredie, IBM pracuje obecnie nad tranzystorami z nanopłatków, w rozdzielczości 5 nm i mniej. "To może być proces, który utoruje drogę do powstania Power 11" podumowuje McCredie.
Źródło: http://www.eetimes.com/document.asp?doc_id=1331862
Ta wiadomość oznacza kolejne przyspieszenie na rynku interkonektów obecnych w naszych komputerach. Dzieje się to po kilku latach spowolnienia w rozwoju spowodowanym ogólnym spowolnieniem w sektorze PC. Dodatkowo, warto zauważyć, że krok ten podejmowany jest w czasie, gdy na rynku istnieje szereg otwartych i darmowych interkonektów, takich jak CCIX, GenZ czy OpenCAPI. Istnienie równolegle szeregu standardów powoduje fragmentację starań o rozwój nowych technologii w branży i dalsze spowolnienie rozwoju.
PCIe piątej generacji ma wykorzystywać kodowanie 128/130 bit i dostarczać do 128 gigabajtów na sekundę prędkości transmisji przy 16,4 GB/s na jedną linię. Spodziewać się można, że tego typu interfejs przyjęty zostanie chętnie przez producentów kart graficznych i sieciowych, ale także akceleratorów uczenia maszynowego itp.
Przedstawiciele PCI SIG już opracowali wstępny zarys w postaci specyfikacji opisanej numerem 0.3. Jednocześnie gotowa jest już specyfikacja w wersji 0.9 standardu piątej generacji PCI Express.
Specyfikacja 32G pojawia się w bardzo dobrym momencie - zapotrzebowanie na szybkie interkonekty w sektorze serwerowym coraz bardziej się zwiększa. Obecnie typowe układy serdes w tym sektorze transmitują dane z prędkością do 56 Gbit/s. Jak mówi Al Yanes, kierownik PCI SIG "Jesteśmy w stanie wykorzystać wiele innych standardów z istniejących rozwiązań warstw fizycznych innych interfejsów. (...) Wiele pracy zrealizowanej przy projektowaniu czwartej generacji jest już aplikowalne i czyni projektowanie piątej generacji dużo łatwiejszym. Nasza podgrupa do spraw elektroniki interkonektu potwierdza to z dużą pewnością i wiarą w zaproponowany rozkład pracy".
Inżynierowie mają przed sobą jeszcze sporo pracy. Muszą między innymi sprawdzić, czy nowy interkonekt da się zrealizować na standardowym laminacie FR4 czy też może wymagane są bardziej zaawansowane i drogie rozwiązania. Jednym z założeń jest jednakże kompatybilność wsteczna rozwiązań, jakie opracowane zostały w ostatnich 25 latach przez PCI SIG.
Piąta generacja interkonektu PCI Express to krok w kierunku przyspieszenia komputerów i przesyłu danych, który jest bardzo pożądany w sektorze, zwłaszcza big data. Jest to szczególnie istotne w czasach gdy podążanie za prawem Moora staje się coraz droższe, jak mówi BRad McCredie z IBMa. McCredie jest w zespole, który pracuje nad nowym procesorem Power 9 w IBM - ma to być pierwszy komercyjny układ, który wykorzystywać będzie PCI Express czwartej generacji. Jego sprzedaż rozpocząć się ma jeszcze w tym roku.
"Cały przemysł zatrzymał się na PCIe Gen 3 na jakieś siedem lat... trzeba było w końcu mocnego szturchnięcia, aby generacja czwarta weszła do użycia" mówi McCredie. "Te szybkie interfejsy są nam niesamowicie potrzebne do komunikacji z akceleratorami, ale także do obniżenia kosztów całego systemu" dodaje. "Uważam, że do 2019 roku sektor zaadaptuje w pełni czwartą generację, ale jeśli PCI SIG chce pozostać 'na fali' to do roku 2020 gotowa powinna być wersja 1.0 specyfikacji dla piątej generacji PCI Express".
McCredi daleki jest od wieszczenia końca miedzianych interkonektów, jakiego wielu się spodziewa. Ma on jedynie nadzieje, że konektory przygotowane dla czwartej generacji interfejsu będą w stanie pracować przy 32 Gt/s i że specyfikacja dla elektrycznych interkonektów PCIe dalszych generacji nadal będzie możliwa po Gen 5. "Już od czasów procesora Power 6, wypuszczonego w 2005 roku, powtarzamy sobie, że to jest ten ostatni. (...) Jednakże za każdym razem inżynierowie siadają do projektowania i podwajają osiągi interfejsów" komentuje przedstawiciel IBMa.
Jednocześnie McCredie wskazuje, że IBM jest także członkiem grup rozwijających inne interkonekty, takie jak CCIX. "Staramy się sprawdzać inne możliwości, także otwartych systemów".
Specyfikacja 16G opracowywana była wyjątkowo długo - znacznie dłużej niż się spodziewano, ale na szczęście istnieje grono zainteresowanych firm, które chcą ją wykorzystać. Część z nich dostarczyła swoje systemy do testowania podczas niedawnych warsztatów dla czwartej generacji, jak mówi Yanes. Na spotkaniu zorganizowanym przez PCI SIG w zeszłym roku firmy takie jak Cadence, PLDA i Synopsys prezentowały elementy warstwy fizycznej, kontroler, przełączniki i inne bloki potrzebne do realizacji interfejsu. Zaprezentowano działające układy scalone, płytki i całe backplane. Prezentowano między innymi też 100 Gbit/s switch dla Infiniband w oparciu o PCIe 4.0.
W tym roku spodziewamy się dalszego postępu: Cadence i Synopsys chce stworzyć opisy aplikacji czwartej generacji PCIe dla aplikacji na różnych synkach, między innymi w motoryzacji. Z kolei Keysight i Telrdyne LeCroy mają zamiar zaprezentować gotowe rozwiązania testerów dla czwartej generacji interkonektu. NEC zapowiada prezentację układu który pozwala na mostkowanie peryferiów PCIe i sieci Ethernet.
IBM, wraz ze swoimi partnerami - Mellanox i Xilinx - wypuścić w tym roku chce nowy CPU Power 9, wyposażony we wsparcie dla PCIe Gen 4 dla kart sieciowych i akceleratorów. W wydarzeniu, jakim będzie premiera nowego układu, uczestniczyć najpewniej będzie więcej firm, które produkują systemy powiązane z Power 9 w ramach inicjatywy Open Power. "Implementacja PCI Gen 4 poszła szybko i nie napotkaliśmy po drodze żadnych niespodzianek - nasze modele były bardzo dobre" podsumowuje McCredie.
IBM spodziewa się, że powstanie wiele urządzeń, obsługujących tak PCIe jak i ich własny, otwarty interkonekt - OpenCAPI. Mają to być urządzenia takie jak akceleratory, magazyny danych i karty sieciowe. McCredie wypowiadał się przy tej okazji dosyć ostro na temat potencjalnego zastosowania pamięci 3D XPoint w tego rodzaju systemach - miałaby ona być podłączona poprzez OpenCAPI i realizować rolę pamięci synchronicznej, plasującej się pomiędzy DRAMem a Flashem. "Uważam, że pamięć 3D XPoint wiele zmieni na rynku (...) z pewnością będzie dostatecznie szybka dla dostępu synchronicznego, ale nie chciałbym marnować moich slotów DIMM na te technologię" komentował i zaznaczał, że wykorzystanie tego rodzaju układów pamięci na OpenCAPI jest tylko koncepcją "To nie jest coś o czym z kimkolwiek rozmawialiśmy czy nad czym pracujemy".
OpenCAPI charakteryzuje się granicznym transferem na poziomie 150 GB/s, a PCIe Gen 4 'jedynie' 128 GB/s. To coś, czym IBM chce przyciągnąć partnerów do swojego ekosystemu, jaki tworzy wokół procesora Power 9. IBM zdobywa obecnie wielu partnerów w Chinach, gdzie rynek elektroniczny bardzo rośnie. IBM opracował już plany rozwoju platformy Power 9 i Power 10 z planowanym odświeżeniem systemu za około 3 lata.
Jak dodaje McCredie, IBM pracuje obecnie nad tranzystorami z nanopłatków, w rozdzielczości 5 nm i mniej. "To może być proces, który utoruje drogę do powstania Power 11" podumowuje McCredie.
Źródło: http://www.eetimes.com/document.asp?doc_id=1331862
