Załóżmy, że mam do zaprojektowania łącze radiowe o wymaganej sporej realnej przepustowości, np. 100 Mbps. Załóżmy, że kwestia radiówki jest do opanowania poprzez użycie scalonych TRXów w postaci np. AD9361, AD9375 itp. oraz niezbędnych peryferiów. Wymagany zasięg nie jest duży - powiedzmy, że kilka-kilkanaście metrów. Wybór częstotliwości nośnej też nie ma tutaj znaczenia (to nie jest sedno problemu). Wymagane jest natomiast uzyskanie względnie wysokiej efektywności widmowej, więc z popularnych modulacji w grę wchodzi np. OFDM z QAM-64.
Pytanie brzmi: Skąd wziąć baseband, który zrealizuje niezbędne procesy modulacji i demodulacji?
Ktoś może odpowiedzieć, że potrzeba użyć FPGA, a w nim zaimplementować FFT/IFFT, FEC, ramkowanie, synchronizację itd. Można tak do tego podejść, ale to wymaga wykonania pracy, która już wielokrotnie została wykonana przez innych - w końcu łącza radiowe OFDM to dziś standard. Mnie chodzi o użycie gotowego klocka, który (tak sobie to wyobrażam) będzie miał na wejściu bufor na porcję danych do wysłania, a na wyjściu da ciąg próbek I/Q, które będę mógł podać na modulator kwadraturowy. Po stronie odbiorczej oczekuję tego samego w odwrotnej kolejności: czarnej skrzynki, która przyjmie próbki I/Q, w razie potrzeby ewentualnie dosynchronizuje sobie ADC, a na wyjściu będzie bufor z odebranymi danymi i przerwanie sygnalizujące gotowość danych. Dla uproszczenia można przyjąć, że chodzi o łącze jednokierunkowe.
W przypadku FPGA chodziłoby o IP-Core, ale może znacie specjalizowane układy SoC, które miałyby zaszytą w krzemie "na twardo" niezbędną ścieżkę przetwarzania sygnału? Sprawdzony IP-Core do FPGA też byłby dobry.
Pytanie brzmi: Skąd wziąć baseband, który zrealizuje niezbędne procesy modulacji i demodulacji?
Ktoś może odpowiedzieć, że potrzeba użyć FPGA, a w nim zaimplementować FFT/IFFT, FEC, ramkowanie, synchronizację itd. Można tak do tego podejść, ale to wymaga wykonania pracy, która już wielokrotnie została wykonana przez innych - w końcu łącza radiowe OFDM to dziś standard. Mnie chodzi o użycie gotowego klocka, który (tak sobie to wyobrażam) będzie miał na wejściu bufor na porcję danych do wysłania, a na wyjściu da ciąg próbek I/Q, które będę mógł podać na modulator kwadraturowy. Po stronie odbiorczej oczekuję tego samego w odwrotnej kolejności: czarnej skrzynki, która przyjmie próbki I/Q, w razie potrzeby ewentualnie dosynchronizuje sobie ADC, a na wyjściu będzie bufor z odebranymi danymi i przerwanie sygnalizujące gotowość danych. Dla uproszczenia można przyjąć, że chodzi o łącze jednokierunkowe.
W przypadku FPGA chodziłoby o IP-Core, ale może znacie specjalizowane układy SoC, które miałyby zaszytą w krzemie "na twardo" niezbędną ścieżkę przetwarzania sygnału? Sprawdzony IP-Core do FPGA też byłby dobry.