logo elektroda
logo elektroda
X
logo elektroda
REKLAMA
REKLAMA
Adblock/uBlockOrigin/AdGuard mogą powodować znikanie niektórych postów z powodu nowej reguły.

Translator napięć dla I2C, TWI na MOSFETach

squelch 14 Lis 2017 14:00 882 7
REKLAMA
  • #1 16822417
    squelch
    Poziom 11  
    Witam nie za bardzo mogę pojąć działanie N-Mosfetów przedstawionych poniżej.
    Translator napięć dla I2C, TWI na MOSFETach

    Analiza wygląda następująco:
    W stanie spoczynku tzn. kiedy urządzenia zasilane 3.3V nic nie nadają nie wystawiają żadnych stanów niskich tak samo urządzenia zasilane 5V to mamy na G 3,3V oraz na S też czyli n mosfet nie przewodzi separuje część jedną od drugiej teraz okazuje się że jednak jest wystawiony stan niski na linię od strony urządzenia zasilanej 3,3v czyli wszystko fajnie włącza nam się kanał i to zero przedostaje się na urządzenia zasilane 5 v. Ale jak stan niski pojawi się na drenie od strony urządzeń zasilanych 5V to okazuje się że nie ma tej różnicy napięcia między GS bo tam jest dalej stan H no i się nic nie dzieje tzn. nie podamy 0 na urządzenia zasilane 3.3v
  • REKLAMA
  • REKLAMA
  • #3 16826524
    squelch
    Poziom 11  
    Dzięki za link trochę mi zajęło czytanie ale nie ma co narzekać.
    Dziwne jest to że kiedy na drenie mamy 0V to na zródle będziemy mieli 0,7V i jako że na G mamy 3,3V to mamy różnicę Vgs. I oni tam piszą że kanał będzie przewodził. Bardzo dziwne zawsze myślałem że w tego typu tranzystorach D musi być bardziej dodatnie od S(N mosfet) tak jak np. w bipolarnych jest a tu proszę prąd może albo w tym kierunku płynąć albo w przeciwnym.

    Zaskakujące jest to że jak np. ja steruję źródłem(S) z procesora i wymuszam tam napięcie 3,3V to tam jest napisane że jednak to napięcie wynosi 0,7V czy aby na pewno nie powinno się zrobić tak tzn. że sterujemy źródłem(S) przez jakiś rezystor i dopiero wtedy do pinu uc tak żeby na tym rezystorze napięcie nam spadło a na diodzie zostało 0,7V.

    Przecież jak dam 0V na dren a z pinu uc na S doprowadzam 3,3 to tam nie będzie żadnego 0,7V :?:

    Tylko znowu stan niski na domenie 5v po wymuszeniu stanu niskiego na 3,3V podskoczyłby trochę do góry po dodaniu rezystora.
  • #4 16851121
    squelch
    Poziom 11  
    W temacie z linka powyżej czytamy
    Cytat:

    If you pull the TX-5V output low, then the body diode of the MOSFET conducts and brings the TX-3.3V input (and MOSFET source) down to the TX-5V low level plus 0.6V or so. If the MOSFET has low enough threshold voltage the channel conducts further reducing the source voltage and the situation is the same as with it driven from the other side (the MOSFET channel will conduct in either direction).


    Czyli przekaz jet taki że jak na TX-5V wymuszę 0V to na TX-3.3V będę miał 0.6V, no i skoro na S mam 0.6V a na G 3,3V to tranzystor zacznie przewodzić.

    No ale na drenie mam 0V a na S 0.6V czyżby prąd popłynął od S do D bo zawsze spotyka się przykłady gdzie to D ma wyższy potencjał od S i wtedy prąd płynie czy możliwa jest odwrotna polaryzacja :?:
  • REKLAMA
  • Pomocny post
    #5 16851734
    krzysiek_krm
    Poziom 40  
    squelch napisał:
    No ale na drenie mam 0V a na S 0.6V czyżby prąd popłynął od S do D bo zawsze spotyka się przykłady gdzie to D ma wyższy potencjał od S i wtedy prąd płynie czy możliwa jest odwrotna polaryzacja

    Przez otwarty kanał tranzystora mosfet prąd może płynąć w obie strony, tę właściwość wykorzystuje się notorycznie w kluczach złożonych z dwóch tranzystorów w połączeniu "back-to-back". Ma to rzecz jasna "głębszy sens" do momentu, w którym spadek napięcia nie spowoduje otwarcia diody podłożowej.
  • REKLAMA
  • Pomocny post
    #7 16852308
    krzysiek_krm
    Poziom 40  
    squelch napisał:
    Ok dzieki a jeszcze jedna rzecz skoro utworzy mi się kanal w mosfet to czy napięcie na S zejdzie mi z 0.7V na wartosc spadku napiecia na Rsd

    Tak, napięcie spadnie do wartości bliskiej zeru.
    Jeden stan pracy tego układu
    squelch napisał:
    W stanie spoczynku tzn. kiedy urządzenia zasilane 3.3V nic nie nadają nie wystawiają żadnych stanów niskich tak samo urządzenia zasilane 5V to mamy na G 3,3V oraz na S też czyli n mosfet nie przewodzi separuje część jedną od drugie

    wyjaśniłeś sobie bardzo dobrze.
    Drugi stan
    squelch napisał:
    teraz okazuje się że jednak jest wystawiony stan niski na linię od strony urządzenia zasilanej 3,3v czyli wszystko fajnie włącza nam się kanał i to zero przedostaje się na urządzenia zasilane 5 v

    również dobrze.
    Kiedy uziemiamy dren tranzystora zaczyna działać swego rodzaju dodatnie sprzężenie zwrotne. Prąd płynie w obwodzie: 3.3 V - lewy opornik - dioda podłożowa tranzystora - masa. W konsekwencji na źródle pojawia się napięcie Vf diody, powiedzmy 0.6 V, zatem napięcie Vgs = 3.3 V - 0.6 V = 2.7 V. Jeżeli zastosujemy tranzystor, w którym przy takim napięciu kanał przewodzi, prąd płynie przez ten otwarty kanał, co prawda "pod górkę" ale jest to zupełnie poprawna sytuacja, w tranzystorze mosfet kanał jest po prostu obszarem półprzewodnika o małej rezystywności, podłączonym do kontaktów źródła i drenu, nie ma żadnego wyróżnionego "uprzywilejowanego kierunku". W konsekwencji tworzy się obwód: 3.3 V - lewy opornik - Rsd - masa, czyli dzielnik napięcia. Ponieważ Rsd jest wielokrotnie mniejsze od rezystancji lewego opornika napięcie na źródle jest zbliżone do zera.
    Powyższy opis jest nieco hasłowy, w rzeczywistym świecie nic nie dzieje się w zerowym czasie. Faktycznie w niezerowym czasie rośnie prąd diody podłożowej, w konsekwencji maleje napięcie na źródle, w konsekwencji rośnie napięcie Vgs, w konsekwencji maleje rezystancja kanału, w konsekwencji spada napięcie na źródle, rośnie napięcie Vgs, maleje rezystancja kanału, itd, aż do momentu, w którym proces zostanie ograniczony przez parametry obwodu: 3.3 V - lewy opornik - otwarty kanał - masa.
  • #8 16858706
    squelch
    Poziom 11  
    Dzięki wielkie za wyczerpującą odp. ten układ zrozumiałem.

    Ale jest jeszcze jeden układ gdzie możliwe jest odłączenie napięcia wyższego.
    Jest tam oznaczenie VCC3 jakie napięcie ten symbol reprezentuje?
    Translator napięć dla I2C, TWI na MOSFETach
    Moja analiza jest następująca:
    Rozpatrzmy 3 przypadki a mianowicie.
    1. Logika 3,3V i logika 5V ma swoje piny odpowiadające za komunikacje w stanie wysokiej impedancji(nic nie nadaje) dzięki temu tranzystory T1 i T2 oraz T3 i T4 są zatkane.
    2.Logika 3,3V wystawia stan niski na S, dzięki temu otwiera nam się kanał(T1,T2) okazuje się że diody(T3,T4) są spolaryzowane przewodząco to znaczy że popłynie prąd przez rezystory pull-up(tj. rezystory wymuszające 5V) przez diodę. To spowoduje że na S(T3,T4) napięcie będzie równe napięciu przewodzenia diody tj. 0,7V, co spowoduje otwarcie kanału. Napięcie na drugiej końcówce pull-upów odpowiedzialnych za logikę 5V spadnie prawie do zera(tylko tutaj pojawia się problem ponieważ napięcie na tej końcówce jest równe spadkowi napięcia na Rsd obu tranzystorów ale chyba powinno być dobrze interpretowane przez logikę)
    3.Logika 5V wystawia stan niski powoduje to z marszu otwarcie kanałów prawych tranzystorów i podobnie jak w 2 punkcie spolaryzowanie diody przewodząco dla lewych tranzystorów.

    Tylko właśnie pojawia się pytanie o co chodzi z tymi rezystorkami i VCC3 czy to jest napięcie 5V zapasowe dla 5V(te rezystory są narysowane liniami przerywanymi czyli pewnie raz można je dać a raz nie tak? Ale kiedy warto je dać?)
REKLAMA