Elektroda.pl
Elektroda.pl
X
Proszę, dodaj wyjątek dla www.elektroda.pl do Adblock.
Dzięki temu, że oglądasz reklamy, wspierasz portal i użytkowników.

Symulacja wzmacniacza w PSPICE, kłopot z SINUSEM

Przemek12311 15 Lis 2017 15:53 471 0
  • #1
    Przemek12311
    Poziom 3  
    Witam,
    mam za zadanie zasymulować układ wzmacniacza w programie PSPICE. Poradziłem sobie z kilkoma obliczeniami ale mam problem z podpunktami F,G,H,J W podpunkcie F wychodzi mi bardzo zniekształcony sinus na wyjściu. Bardzo bym prosił o pomoc i sprawdzenie pozostałych moich obliczeń. Oraz o naprowadzenie jak zasymulować/obliczyć podpunkty GHJ. Wiem że w HJ trzeba zastosować Monte Carlo ale wychodzi mi bardzo wiele (100) wykresów.

    Polecenia do wykonania:
    A) Należy wyznaczyć wejściowe napięcie niezrównoważenia i jeśli nie podano tego inaczej wszystkie inne symulacje należy przeprowadzać przy założeniu podania na wejście napięcia stałego równego napięciu niezrównoważenia.
    C) Należy wyznaczyć wzmocnienie napięciowe w otwartej pętli sprzężenia zwrotnego.
    D) Należy wyznaczyć współczynnik CMRR.
    E) Należy wyznaczyć współczynnik PSRR.
    F) Należy wyznaczyć zniekształcenia nieliniowe dla sygnału wejściowego o amplitudzie 0.5V i częstotliwości 10kHz przy konfiguracji wzmacniacza jako wtórnik napięciowy i przy obciążeniu rezystancją 10k (do masy sygnałowej).
    G) Należy sprawdzić czy wzmacniacz jest wewnętrznie skompensowany i wyznaczyć zapas fazy i amplitudy tej kompensacji oraz częstotliwość bieguna dominującego.
    H) Należy założyć, że tranzystory MOS mają 0.5% rozrzuty napięcia progowego oraz współczynnika transkonduktancji (należy dodać lub sprawdzić opcję DEV łącznie z odpowiednią wartością przy parametrach VTH0 oraz TOX w modelach tranzystorów MOS). Następnie należy wykonać 100 krotną analizę Monte Carlo (w skrócie MC) i wyznaczyć zakres zmian wzmocnienia napięciowego w otwartej pętli (zapewniając kompensację wejściowego napięcia niezrównoważenia tj., dla V(out)=1.5V).
    I) Należy wykonać analizę MC jw. ale zbadać zakres występujących wartości wejściowego napięcia niezrównoważenia.

    Moje wyniki:
    A) 40,567u
    C)10,47k
    D)CMRR=82,58dB
    E)PSRR=93,80dB


    Netlista:

    .MODEL NFET NMOS ( LEVEL = 7
    +VERSION = 3.1 TNOM = 27 TOX = 1.41E-8 dev=0.5
    +XJ = 1.5E-7 NCH = 1.7E17 VTH0 = 0.6124189 dev=0.5
    +K1 = 0.9094061 K2 = -0.1038859 K3 = 18.6727298
    +K3B = -8.2865933 W0 = 1.059568E-8 NLX = 1E-9
    +DVT0W = 0 DVT1W = 0 DVT2W = 0
    +DVT0 = 3.3187757 DVT1 = 0.4008123 DVT2 = -0.0969292
    +U0 = 461.9664927 UA = 1.619999E-12 UB = 1.82998E-18
    +UC = 8.960088E-12 VSAT = 1.566144E5 A0 = 0.6240099
    +AGS = 0.1406903 B0 = 2.552029E-6 B1 = 5E-6
    +KETA = -2.055535E-3 A1 = 1.722391E-5 A2 = 0.3812306
    +RDSW = 1.391734E3 PRWG = 0.0495434 PRWB = 0.0139204
    +WR = 1 WINT = 2.626573E-7 LINT = 7.003858E-8
    +XL = 1E-7 XW = 0 DWG = -1.643983E-8
    +DWB = 2.634763E-8 VOFF = -1.45683E-4 NFACTOR = 0.7984132
    +CIT = 0 CDSC = 2.4E-4 CDSCD = 0
    +CDSCB = 0 ETA0 = 2.072855E-3 ETAB = -9.865603E-5
    +DSUB = 0.0573981 PCLM = 2.5199954 PDIBLC1 = 1
    +PDIBLC2 = 2.13225E-3 PDIBLCB = -0.0395855 DROUT = 0.9473641
    +PSCBE1 = 6.373594E8 PSCBE2 = 2.083578E-4 PVAG = 0.010037
    +DELTA = 0.01 RSH = 81.9 MOBMOD = 1
    +PRT = 0 UTE = -1.5 KT1 = -0.11
    +KT1L = 0 KT2 = 0.022 UA1 = 4.31E-9
    +UB1 = -7.61E-18 UC1 = -5.6E-11 AT = 3.3E4
    +WL = 0 WLN = 1 WW = 0
    +WWN = 1 WWL = 0 LL = 0
    +LLN = 1 LW = 0 LWN = 1
    +LWL = 0 CAPMOD = 2 XPART = 0.5
    +CGDO = 2.1E-10 CGSO = 2.1E-10 CGBO = 1E-9
    +CJ = 4.290426E-4 PB = 0.9178289 MJ = 0.4321903
    +CJSW = 3.262904E-10 PBSW = 0.8 MJSW = 0.1981523
    +CJSWG = 1.64E-10 PBSWG = 0.8 MJSWG = 0.1981523
    +CF = 0 PVTH0 = 0.0576699 PRDSW = -370.3102268
    +PK2 = -0.0296692 WKETA = -0.0201278 LKETA = 8.325244E-4 )
    *
    .MODEL PFET PMOS ( LEVEL = 7
    +VERSION = 3.1 TNOM = 27 TOX = 1.41E-8 dev=0.5
    +XJ = 1.5E-7 NCH = 1.7E17 VTH0 = -0.9364331 dev=0.5
    +K1 = 0.539835 K2 = 8.49484E-3 K3 = 6.0361112
    +K3B = -0.5949031 W0 = 1.285159E-8 NLX = 3.237514E-8
    +DVT0W = 0 DVT1W = 0 DVT2W = 0
    +DVT0 = 2.5247557 DVT1 = 0.5084466 DVT2 = -0.0992377
    +U0 = 222.6062987 UA = 3.211905E-9 UB = 1.05439E-21
    +UC = -5.83641E-11 VSAT = 1.154194E5 A0 = 0.7925425
    +AGS = 0.1305647 B0 = 8.887493E-7 B1 = 4.99995E-6
    +KETA = -1.71929E-3 A1 = 8.329388E-4 A2 = 0.5728761
    +RDSW = 3E3 PRWG = -0.0422879 PRWB = -0.0192478
    +WR = 1 WINT = 2.913295E-7 LINT = 9.626822E-8
    +XL = 1E-7 XW = 0 DWG = -2.311009E-8
    +DWB = 1.975527E-8 VOFF = -0.068337 NFACTOR = 0.8194392
    +CIT = 0 CDSC = 2.4E-4 CDSCD = 0
    +CDSCB = 0 ETA0 = 0.6169221 ETAB = -0.0898462
    +DSUB = 1 PCLM = 2.2394322 PDIBLC1 = 0.0428428
    +PDIBLC2 = 4.010536E-3 PDIBLCB = -0.0690932 DROUT = 0.2036292
    +PSCBE1 = 1.431349E10 PSCBE2 = 1.351019E-9 PVAG = 0.3792094
    +DELTA = 0.01 RSH = 103.6 MOBMOD = 1
    +PRT = 0 UTE = -1.5 KT1 = -0.11
    +KT1L = 0 KT2 = 0.022 UA1 = 4.31E-9
    +UB1 = -7.61E-18 UC1 = -5.6E-11 AT = 3.3E4
    +WL = 0 WLN = 1 WW = 0
    +WWN = 1 WWL = 0 LL = 0
    +LLN = 1 LW = 0 LWN = 1
    +LWL = 0 CAPMOD = 2 XPART = 0.5
    +CGDO = 2.87E-10 CGSO = 2.87E-10 CGBO = 1E-9
    +CJ = 7.271722E-4 PB = 0.9513866 MJ = 0.498468
    +CJSW = 2.758617E-10 PBSW = 0.99 MJSW = 0.2753697
    +CJSWG = 6.4E-11 PBSWG = 0.99 MJSWG = 0.2753697
    +CF = 0 PVTH0 = 5.98016E-3 PRDSW = 14.8598424
    +PK2 = 3.73981E-3 WKETA = 5.901734E-3 LKETA = -7.80866E-3 )



    ************** tranzystory ************************
    M1 1 in_m 3 0 nfet W=24u L=1.5u
    M2 2 in_p 3 0 nfet W=24u L=1.5u
    M3 1 1 vdd vdd pfet W=5.4u L=1.5u
    M4 2 1 vdd vdd pfet W=5.4u L=1.5u
    M5 out 2 vdd vdd pfet W=5.4u L=1.5u M=20
    M6 3 4 0 0 nfet W=5.4u L=1.5u
    M7 out 4 0 0 nfet W=5.4u L=1.5u M=10
    **************masa sygnalowa***********************
    Vsiggnd siggnd 0 1.5v
    ************** bias *******************************
    M8 4 4 0 0 nfet W=5.4u L=1.5u
    M9 4 4 vdd vdd pfet W=1.2u L=1.5u
    ************** kompensacja czestotliwosciowa ******
    Cc out 2 0.5p
    *************** zasilanie *************************
    Vdd vdd 0 3V
    *************** obciazenie ************************
    CL out 0 1p
    Rout out siggnd 10k ;obciazenie wyjscia
    Rfb out in_p 1p ;petla sprzezenia zwrotnego
    *************** pobudzenia i analizy **************
    ;Vid in 0 DC 0 SIN(40.567u 0.5 10k 0 0) AC 1 0

    Vin in 0 DC 1 SIN(0 1 10k 0 0) AC 1 0
    r1 in 0 1k

    E1 in_p cm in 0 0.5
    E2 cm in_m in 0 0.5
    vcm cm 0 DC 1.5 AC 0

    .tran 1n 1m


    .probe
    .end

    Dodano po 54 [minuty]:

    Dodam może ze pełna treść zadania i schemat układu znajduje się na stronie: http://www.ue.eti.pg.gda.pl/~bpa/iuss/lab1_iuss_2012.htm
    Bardzo proszę o pomoc
    Darmowe szkolenie: Ethernet w przemyśle dziś i jutro. Zarejestruj się za darmo.