Dane z 2, albo 4 12-bitowych ADC, po 65Msps; przez kilka, może kilkanaście us. Rozważam takie możliwości:
* pamięć FIFO: 74V215 (512 słów 18-bitowych, 133MHz), albo 74V245 (4096 słów); to wystarczy na 1 ADC (albo z trudem na 2);
* pamięć SRAM 100MHz 16 bitów, to na pewno tylko na 1 ADC;
* FPGA - jakiej trzeba użyć, żeby zdążyła?
* STM32 - czy da się użyć DMA tak, by nadążyć z transferem danych, i jaki musi mieć zegar?
Podejrzewam, że najtaniej może wyjść na FPGA, chociaż jakby tak się dało zdążyć na niezbyt drogim STM32... i tak będzie użyty do obróbki danych.
Niestety z not katalogowych trudno wyczytać, jaką szybkość daje się osiągnąć (zarówno dla FPGA, jak i dla STM32), a ja się na tym nie znam.
* pamięć FIFO: 74V215 (512 słów 18-bitowych, 133MHz), albo 74V245 (4096 słów); to wystarczy na 1 ADC (albo z trudem na 2);
* pamięć SRAM 100MHz 16 bitów, to na pewno tylko na 1 ADC;
* FPGA - jakiej trzeba użyć, żeby zdążyła?
* STM32 - czy da się użyć DMA tak, by nadążyć z transferem danych, i jaki musi mieć zegar?
Podejrzewam, że najtaniej może wyjść na FPGA, chociaż jakby tak się dało zdążyć na niezbyt drogim STM32... i tak będzie użyty do obróbki danych.
Niestety z not katalogowych trudno wyczytać, jaką szybkość daje się osiągnąć (zarówno dla FPGA, jak i dla STM32), a ja się na tym nie znam.
Poza tym widzę, że były ze 3 inne projekty z FPGA osób, z którymi nie mam tak bliskiej znajomości - no cóż, u nas samych profesorów jest ze dwustu...
