Czy wolisz polską wersję strony elektroda?
Nie, dziękuję Przekieruj mnie tamdasej napisał:Witam.
Jednostka sterująca wykonuje całą pracę zarządza wszystkim zgodnie z napisanym programem.
Tak jak widać na obrazku. Ma dostęp do pamięci rozkazów i pamięci danych ( RAM ).
Mówiąc krótko wykonuje program.
BlueDraco napisał:A kto pisze ze sa rozne dla wejscia i wyjscia. Sa rozne dla instrukcji i dla danych a to co innego. Do tego chodzi tez o rozdzielenie przestrz przestrzeni adresowych. Jezeli chcesz procesor ktory ma rozne szyny do roznych celow - to vbedzie praktycznie kazdy ARM na rynku (oczywiscie maja jednolita przestrzenm adresowa)Dlatego, że w AVR (ani w żadnym innym współczesnym komputerze/mikrokontrolerze) nie ma dwóch oddzielnych szyn/połączeń dla wejścia i dla wyjścia
pimpuk napisał:AVR'y zbudowane są na zmodyfikowanej architekturze harwardzkiej.
Pamięć danych jest oddzielona od pamięci instrukcji, ale wykorzystują one wspólną magistralę danych i adresową.
Dostęp do instrukcji jest taki, jak by to były dane.
BlueDraco napisał:wejście i wyjście rozdzielone. O tym obrazku mowa. Znasz współczesny komputer lub uC o takiej budowie?
BlueDraco napisał:
Ciekawe, co to takiego ta "zmodyfikowana architektura Harwardzka".
BlueDraco napisał:
Ciekawe, czy ma ona więcej cech wspólnych z "niezmodyfikowaną" "harwardzką", czy z "vonneumańską"....
BlueDraco napisał:
Ciekawe też, w którym miejscu na obrazku kol. pimpuka znajdują się rejestry procesora?
BlueDraco napisał:
Ciekawe, co to takiego ...
BlueDraco napisał:
Ciekawe, czy ma ona ...
BlueDraco napisał:
Ciekawe też, w którym miejscu ...
BlueDraco napisał:No jakiś tam wewnętrzny jest na pewno. Skądś ten pipeline w takim arm musi wiedzieć gdzie jest następna instrukcja do pobrania i co zapisać w lr.We współczesnych procesorach na ogół nie ma rejestru instrukcji.
BlueDraco napisał:Tak się składa, że ne muszę nic zakładać, bo po prostu znam budowę różnych procesorów.
BlueDraco napisał:można powiedzieć że pipeline to taki zbiór rejestrów ir, w których instrukcję znajdują się w różnych fazach dekodowania/wykonywaniaale z zasady nie ma w nich rejestru instrukcji (IR),
BlueDraco napisał:no a o czym ja pisałem wcześniej? Niekoniecznie musi być widoczny dla programisty i niekoniecznie musi być jeden.W każdym np. jest i musi być rejestr licznika instrukcji (PC),
BlueDraco napisał:Zapomniałeś o MDR, który nota bene na pewno istnieje w ARM-ach co można zaobserwować kiedy ląduje się dwa (lub wiecej) rejestry ta sama daną z pamięci. Wtedy tylko pierwsza instrukcja fizycznie ja czyta. Pozostałe pomijając ten krok co świadczy o tym że jest gdzieś zachowanaMAR (też kiedyś obowiązkowy).
stmx napisał:no a o czym ja pisałem wcześniej? Niekoniecznie musi być widoczny dla programisty i niekoniecznie musi być jeden.
BlueDraco napisał:@BlueDraco A jaki sens mialoby pamiętanie kodu instukcji jako adresu powrotu?W LR to się nPC zapamiętuje, a nie IR (ale fajnie, że się dokształcasz powolutku).
BlueDraco napisał:Napisałem że odpowiednikiem IR (tylko bardziej złożonym jest sam pipeline.o to wytłumacz, z jakiego to kontekstu wyrwałem Twój jednozdaniowy post numer 14 w tym wątku, gdzie piszesz o tym, że CPU musi mieć rejestr instrukcji, żeby mieć co zapamiętać w LR.
BlueDraco napisał:Akurat to wynika z obserwacji wykonywania instukcji. Ponieważ ARM nie udostępnia takich szczegółów - można tylko zgdywać.Twój pomysł z MDR w ARM też mocno chybiony. Nie ten poziom, nie ta rodzina architektur. ARM może cache i/lub kolejkę odczytów (żadna z tych struktur nie przynależy do potoku), z których to dana wędruje prościutko do rejestru procesora.
BlueDraco napisał:czyli można to nazwać takim wewn. MDR i MARCo do zachowania przy kolejnych odczytach tej samej danej: zachowanie typowe dla bufora odczytu czy kolejki odczytów, czyli czegoś, co przechowuje adres i dane transakcji pamięci.
stmx napisał:W ARM PC nie pokazuje następnej tylko z reguły 8 bajtów na przód.
Marek_Skalski napisał:To akurat zależy od konkretnej kości, a niektóre niekeniecznie muszą mieć FLASH.Z kolei odczyt z pamięci Flash to 128- albo 256- bitów na raz.
stmx napisał:Procesory od swoich najprostszych modeli do najbardziej złożonych generalnie mają taką samą budowę. Różnica jest taka, że bloki są dużo bardziej złozone i często nazywają się inaczej.
BlueDraco napisał:Raczej nie. Koncepcja ta sama. Bloki te same. Tyle że realizacja inna.Niestety błądzisz.