Elektroda.pl
Elektroda.pl
X
Proszę, dodaj wyjątek www.elektroda.pl do Adblock.
Dzięki temu, że oglądasz reklamy, wspierasz portal i użytkowników.

PSpice - Worst case i błąd w analizie - opóźnienie na bramce?

Grzechu16 12 Sty 2019 18:57 84 0
  • #1 12 Sty 2019 18:57
    Grzechu16
    Poziom 8  

    Witam,
    Mam pytanie do osób znających się na analizie układów w oprogramowaniu typu PSpice. Mam taki prosty układ jak poniżej, wszystko działa wybierając typ analizy typical, jednak zmieniając na "worst case" w pewnym momencie występuje konflikt i symulacja się sypie. Działanie układu jest następujące - zegar 1 wysyła ciągle impulsy aktywując zliczanie w liczniku U1A, dochodząc do kroku kiedy na wyjściach A i C pojawia się sygnał wysoki, przez bramkę OR wykonuje się reset licznika. W przypadku worst case przed wysypaniem się symulacji jest sytuacja, że stan wysoki jest na wyjściu C i zanim ustawi się również stan wysoki na wyjściu A idzie reset licznika. Czy jest możliwość ustawienia jakiegoś opóźnienia na bramce AND? Czy jest ewentualnie inna możliwość modyfikacji tego układu? Z góry dziękuję za sugestię.
    Pozdrawiam

    PSpice - Worst case i błąd w analizie - opóźnienie na bramce? PSpice - Worst case i błąd w analizie - opóźnienie na bramce? PSpice - Worst case i błąd w analizie - opóźnienie na bramce?

    0 0