Elektroda.pl
Elektroda.pl
X
Elektroda.pl
Licencja Pulsonix
Proszę, dodaj wyjątek dla www.elektroda.pl do Adblock.
Dzięki temu, że oglądasz reklamy, wspierasz portal i użytkowników.

Wspólna Sprawa - Projekt DSO na elektroda.pl - Temat podstawowy

Marek_Skalski 15 Maj 2019 11:34 40002 769
  • #751
    zgierzman
    Poziom 20  
    krisRaba napisał:
    To nie jest głupie, ale nie wiem czy ten soft to wspiera.


    Eagle ma coś takiego jak "design block". Raz zaprojektowany układ można sobie wklejać wielokrotnie, także w innych projektach. Dotyczy to zarówno schematu, jak i projektu ścieżek i ułożenia komponentów.
    Nie szukałem takiej opcji co prawda, ale chyba nie ma możliwości automatycznego updateu, jeśli nastąpiła jakaś zmiana w projekcie takiego bloku.
    Potrafisz napisać podobny artykuł? Wyślij do mnie a otrzymasz kartę SD 64GB.
  • Licencja Pulsonix
  • Pomocny post
    #752
    TWl
    Poziom 20  
    Marek_Skalski napisał:
    Czy ktoś może zaprojektować PCB do AFE?

    Czekam na Wasze uwagi dotyczące projektu.


    Cześć Marku,

    Przerysowuję schemat w KiCadzie i widzę parę nieścisłości:

    - Piny AVDD w ADC są podłączone do netu VAA, który nigdzie indziej na schemacie nie jest podłączony. Potrzebujemy czyste 2.5/3.3V do tego ADCa. Mogę dodać kolejny stabilizator.
    - Jeśli kondensatory C301..C304 są przeznaczone do decouplowania zasilania AVDD w ADC, to są podpięte do VCC (+5V). Avdd w MAX19506 jest do 3.3V.
    - IC32 może szybko paść (szpilki wysokiego napięcia przy przełączaniu cewki przekaźnika)
    - Trochę nie rozumiem dlaczego używamy zatrzaskowych przekaźników - czy to ze względu na pobór mocy przy zasilaniu bateryjnym (max 2x25 mA). To trochę komplikuje sterowanie nimi, zamiast tranzystora i diody są potrzebne drivery (1 sztuka na przekaźnik...)
    - Złącze do płyty głównej ma za mało masy (szczególnie w okolicy linii CLK/danych ADC). Ponadto, obecne przypisanie pinów jest mało rozwojowe - mamy max 4 pary LVDS... Jeśli nikt nie zgłosi weta, zamieniłbym te złącze na takiego samteca jak w płytce MYIR.

    TW
  • #753
    Marek_Skalski
    Poziom 35  
    Jak zwykle bywa w takich przypadkach, potrzebna jest dodatkowa para oczu. Dlatego prosiłem o review, czyli sprawdzenie czy nie ma błędów, co należy zmienić, co można poprawić. Każda uwaga może być istotna, a jeżeli nie zostanie zgłoszona, to jest ryzyko większej ilości błędów. Niektóre błędy wprowadziłem celowo, np. obcięte są 2 najstarsze bity wyjścia ADC, czy zasilanie ADC z 5 V. Inne, to już mój brak staranności. Schemat został pobrany 3x, a lista części 2x. Jak widać zaangażowanie spadało praktycznie do zera. Dziękuję @TWl za zgłoszone błędy i oczywiście proszę o ich poprawę w docelowym schemacie, który będzie w KiCad.
    Propozycje dotyczące Altium czy Eagle są mało atrakcyjne, ponieważ wymaga to zakupu licencji, a ten projekt z założenia ma udostępniać źródła w systemie bezpłatnym.

    Odnosząc się do dyskusji na temat modeli i obudowy, to też mam prośbę. Czy możecie pokazać Wasze propozycje dotyczące geometrii, rozmieszczenia elementów, ew. propozycję obudowy? Będzie to interesująca odmiana od tego monologu, w którym to ja wychodzę z propozycjami.
  • Licencja Pulsonix
  • #754
    krisRaba
    Poziom 27  
    Marek_Skalski napisał:
    Propozycje dotyczące Altium czy Eagle są mało atrakcyjne

    To w sumie nie była propozycja ;) Raczej nawiązanie, że w innym sofcie da się fajnie to zrobić w taki, czy inny sposób i pytanie, czy użyty soft też ma tego typu funkcjonalność ;)
    Natomiast wiadomo, że soft może coś pomóc / ułatwić, ale tak naprawdę liczy się, czy wiesz co chcesz zrobić.
  • #755
    -XantiO-
    Poziom 20  
    W KiCADzie jest fajna funkcjonalność polegająca na dodawaniu kolejnych "podarkuszy". Zawartość między nimi można kopiować po czym wystarczy wygenerować nową numerację (mimo ustawienia reguł numeracji nie będzie to tak przyjaźnie utworzona numeracja jak to zrobił Marek).

    Ja postaram się jakoś przez weekend naskrobać posta o zasilaniu. Mam już gotowy schemat więc będzie można już go omówić i dodać ewentualne poprawki.

    @whilliam dalej jesteś chętny do pomocy przy projektowaniu PCB?
  • #756
    Daniel_dan
    Poziom 16  
    Ja proponuję może trochę materiału wideo na youtube i zainteresowanie większego grona projektem, napisać tytuł po angielsku, krótkie filmiki z projektu, recenzje? może byłoby większe zainteresowanie? coś w stylu rselektronika? może nazwa kanału elektrodapl? Raz że dużo by osób obejrzało a dwa że może jednak jakieś korzyści by były? co o tym sądzicie?
  • #757
    Janusz_kk
    Poziom 20  
    Marek_Skalski napisał:
    Dlatego prosiłem o review,

    ale ten schemat który dałeś w grafice był bardzo słabej jakości, czy jest coś lepszego.
  • #758
    Marek_Skalski
    Poziom 35  
    @krisRaba Błędne wartości wynikały z wielokrotnych zmian. To jest typowe podczas projektowania i poszukiwania optymalnych ustawień. Dwa kanały wynikają z wybranego ADC. Pojedynczy tor pomiarowy nie ma żadnego sensu patrząc na zgłaszane w ankiecie oczekiwania i przyjętą później specyfikację. Nie przedstawiłem pełnego opracowania dotyczącego toru pomiarowego, ale nie trudno się domyślić, że jest to kompromis. Oczekujemy szerokiego pasma, niewielkich zniekształceń, niskich szumów, dobrej stabilności, małej wrażliwości na tolerancje elementów, łatwo dostępnych elementów, niskiej ceny, odporności na przepięcia, itp.
    Przykładowa kwestia do rozważenia. Do jakiego poziomu napięcia zabezpieczać wejście - 50 V, 300 V, 1000 V? Składową stałą załatwia rezystor R130, a składową zmienną kondensator C131, który w wersji 1.65 pozwala przyjąć na wejściu 50 V@10,7 kHz, 20 V@33 kHz lub 6 V@1,59 MHz. Zmiana pojemności C131 na 1 nF pogarsza pasmo przenoszenia, ale zwiększa odporność wejścia do poziomu odpowiednio 50 V@107 kHz, 20 V@330 kHz lub 6 V@15,9 MHz. Co będzie lepsze i dla kogo?
    Tak samo wygląda dobór elementów dzielników na wejściu. Pojemność C101/C111 w znacznym stopniu określa pojemność zastępczą wejścia. Wartość zaproponowana w 1.65 to kolejny kompromis - pojemność wejściowa oscyloskopu vs. płaska charakterystyka vs. łatwo dostępny i w miarę tani trymer, który obok przekaźnika jest jednym z najdroższych elementów toru analogowego. Pasmo i przebiegi wyglądają lepiej dla C101 = 33 pF, ale to oznacza nietypową pojemność wejściową, większą wartość C103 i ryzyko wyjścia poza zakres regulacji C102. Stąd przyjąłem C101 = 15 pF, trochę gorszą charakterystykę, ale mniejszą wrażliwość na tolerancje elementów. Jeżeli ktoś włączył symulację, to pewnie zauważył lekkie piki na początku impulsów dla częstotliwości > 2 MHz za dzielnikiem. Na szczęście sporo tego maskuje (rozwiązuje) pierwszy wzmacniacz.

    @Daniel_dan Zrealizujesz ten materiał? Ja nie mam czasu.

    @Janusz_kk Schemat jest w pliku pdf, który jest skalowalny. Wcześniej był schemat w formacie .png w rozdzielczości 300 dpi, co dało wymiary 4587 x 3087. Moim zdaniem rozdzielczość była wystarczająco dobra. Chyba, że słaba jakość odnosi się do rozwiązania technicznego, ale na to już nic nie poradzę. Dzisiaj nie potrafię tego zaprojektować lepiej i dlatego poprosiłem o pytania, komentarze, uwagi i krytykę. Jesteśmy otwarci na konstruktywną krytykę. Jeżeli coś można zrobić lepiej według przyjętych kryteriów, to zróbmy to. Jeżeli ktoś ma lepsze propozycje i potrafi pokazać zalety i wady, to zachęcam do prezentacji. To w tym temacie jest miejsce na takie dyskusje. Zawsze możemy tez przenieść się do sekcji Projektowanie Układów i tam dyskutować nad detalami lub alternatywnymi propozycjami.
  • #759
    Janusz_kk
    Poziom 20  
    Marek_Skalski napisał:
    Schemat jest w pliku pdf, który jest skalowalny

    Teraz go widzę ale jakiś czas temu był jakiś graficzny plik i mocno niewyraźny, ale teraz jest ok.
    Nadal brakuje pojemności jeżeli będzie dzielnik 1:1, zmienia się wtedy pojemność wejściowa i rozkalibruje sondę.
    Nie podobają mi się pojemności w sprzężeniu wzm symetrycznego, 1pF jest na poziomie pojemności pasożytniczych,
    co będzie jak jedna gałąź będzie miała więcej a druga mnie o np 2pF? i do tego po 1-2pF do masy?
  • Pomocny post
    #760
    TWl
    Poziom 20  
    Hej,

    Wrzuciłem na githuba schemat AFE przerysowany w KiCadzie, wraz z wstępnym ułożeniem elementów PCB oraz moimi notatkami. Pozwoliłem sobie zmienić/poprawić parę drobiazgów (patrz notatki). Wartości elementów RC nie są ostateczne.

    Link tutaj..

    W załączniku również PDF ze schematami.


    Janusz_kk napisał:

    Teraz go widzę ale jakiś czas temu był jakiś graficzny plik i mocno niewyraźny, ale teraz jest ok.

    Ja jakoś sobie poradziłem z przerysowaniem schematu z tego pliku ;-).

    Cytat:

    Nie podobają mi się pojemności w sprzężeniu wzm symetrycznego, 1pF jest na poziomie pojemności pasożytniczych,
    co będzie jak jedna gałąź będzie miała więcej a druga mnie o np 2pF? i do tego po 1-2pF do masy?

    Proponuję poszukać poważniejszych błędów. 1/(2*pi*300Ohm*2 pF to jakieś 250 MHz czyli sporo ponad pasmo, które nas interesuje...)

    TW
  • #761
    Marek_Skalski
    Poziom 35  
    Dziękuję za przerysowanie schematu i naniesione poprawki.
    Myślę, że możemy projektować PCB. Wstępne wymiary mogą być 100 x 60, a rozstaw między złączami BNC - 30 mm.
  • #762
    Janusz_kk
    Poziom 20  
    Marek_Skalski napisał:
    Wrzuciłem na githuba schemat AFE przerysowany w KiCadzie

    Jak go można ściągnąć w całości jako zip? normalnie jest opcja download jako zip a tu mamy ściągać po pliku?
  • #763
    Marek_Skalski
    Poziom 35  
  • #765
    Janusz_kk
    Poziom 20  
    Dzięki, czyli guzik klone jest tylko na samym początku "drzewka"

    stmx napisał:
    sklonuj sobie to repo . użyj gita do tego. git clone .

    No właśnie gitanigdy nie używałem ale poczytam :)
  • #767
    Janusz_kk
    Poziom 20  
    Wiesz do tej pory robie kopie projektu czyli zmienione pliki do kolejnych katalogów 1,2...itd :) i jakoś daję radę.
  • #768
    stmx
    Poziom 26  
    Janusz_kk napisał:
    Wiesz do tej pory robie kopie projektu czyli zmienione pliki do kolejnych katalogów 1,2...itd :) i jakoś daję radę.
    jak użyjesz git-a to zmienisz zdanie :) gwarantuję.

    A git jest naprawdę zmitologizowany - a tak naprawdę jak skumasz ideę to dalej już łatwo.
  • #769
    Mkrasuski
    Poziom 14  
    Dzień dobry!

    Zajrzałem z ciekawości i zafascynowany utknąłem na ponad dwie godziny, a i tak nie dałem rady wszystkiego prześledzić.
    Głównie studiowałem schemat kol. TWI w wersji pdf (post #760).

    Moją uwagę zwróciły następujące kwestie:
    1. MAX19506 ABSOLUTE MAXIMUM RATINGS
    dla sygnałów wejściowych mamy: CMA, CMB, REFIO, INA+, INA-, INB+, INB- to GND ......................................................-0.3V to +2.1V

    Moim zdaniem istnieje kombinacja Uwe + HI-Z + PGA + VCMbias gdzie może to zostać przekroczone
    Czy nie byłoby warto wprowadzić jakiegoś uzupełniającego zabezpieczenia innego niż programowe?
    Np podwójne diody Schottky w rodzaju BAS70, ale ich pojemność wpłynie na pasmo i trzeba by przeprowadzić uzupełniającą symulację?
    Może przynajmniej footprint-y i przetestować w prototypie?

    2. Zasilanie MAX19506
    W nocie katalogowej jest uwaga aby piny zasilania toru analogowego AVDD odprzęgać parami:
    Bypass each AVDD input pair (1, 48) and (12, 13) to GND with 0.1µF.
    Przydało by się pokazać to też na schemacie

    3. Pin REFIO pracuje jako wyjście do pomiaru Uref przez STM, prawda?
    W takim razie powinien być tu kondensator bypass 0.1µF (str. 15 w datasheet)

    4. Sposób transmisji danych z ADC do płyty głównej
    Niestety nie dałem rady odszukać w całej dyskusji ale czy była rozważana transmisja LVDS?
    Może warto rozważyć przynajmniej footprint dla odpowiedniego nadajnika i miejsce w złączu backplane?
    Może tak na przyszłość i na wszelki wypadek?

    Pozdrawiam cały Zespół
  • #770
    Marek_Skalski
    Poziom 35  
    Dziękuję za sprawdzenie :)
    Ad.1. Tak, liczymy się z tym, że układ może trochę popłynąć. To jest faza alfa (proof of concept) i pewnie jeszcze wiele rzeczy będzie do poprawy. Na płytce będzie kilka miejsc na dodatkowe elementy, ale najpierw chcemy zamknąć te najważniejsze rzeczy.
    Ad.2. Dlatego na schemacie są po dwa kondensatory 100 nF i 10 nF dla każdej sekcji zasilania (analogowe osobno - AVDD i cyfrowe osobno - OVDD).
    Ad.3. Tak, powinien być kondensator. Zapomniałem o nim.
    Ad.4. Przetworniki MAX1950X mają wyjścia typu single ended i tak będzie podłączony pierwszy AFE. Złącze jest duże, aby obsłużyć przetworniki z interfejsem różnicowym, np. HMCAD1511. Wtedy podłączenie będzie na tych samych pinach, ale w innej konfiguracji, np. DTA+/DTA-/GND/GND. Zaletą układu zastosowanego jako rejestrator (procesor z FPGA) jest możliwość konfiguracji sprzętu po uruchomieniu systemu operacyjnego. Najpierw odczytujemy dane z modułów dołączonych do płyty głównej, a później konfigurujemy interfejs zgodnie z wymaganiami modułów. Dokładanie konwertera LVDS dla MAX19506 na odległość 60 mm, nie wydaje mi się konieczne.