Elektroda.pl
Elektroda.pl
X
PCBway
Proszę, dodaj wyjątek dla www.elektroda.pl do Adblock.
Dzięki temu, że oglądasz reklamy, wspierasz portal i użytkowników.

PCI Express - pole bitwy dla Intela i jego rywali

ghost666 24 Lip 2019 19:34 306 0
  • PCI Express - pole bitwy dla Intela i jego rywali
    Doświadczeni analitycy, badający obecnie krajobraz konkurencyjności firm takich jak Intel, IBM, Nvidia, Xilinx stwierdzili, że technologia PCI Express jest jedną z najszybciej zmieniających się, a co za tym idzie, to tutaj toczyć się będzie największa batalia technologiczna pomiędzy spółkami.

    PCIe czwartej generacji (Gen 4) dopiero zaczyna pojawiać się na rynku w procesorach i układach graficznych, jednak wiele firm już oczekuje prezentacji PCIe Gen 5 w ciągu kilku najbliższych lat. Co więcej specyfikacja PCIe Gen 6 jest w trakcie opracowywania. O dziwo, grupa PCI SIG postawiła sobie za cel podwojenie przepustowości danych w każdym z tych pokoleń. Nie jest to łatwy cel do osiągnięcia, ale członkowie konsorcjum mają wystarczająco dużo zaangażowania i optymizmu, aby utrzymać to tempo.

    PCI SIG ogłosiło, że oficjalne testy zgodności PCIe 4.0 będą dostępne już w sierpniu tego roku. Specyfikacja PCIe Gen 4 obsługuje do 16 gigatransferów na sekundę (GT/s), a nadchodząca Gen 5 podwaja to do 32GT/s. W przypadku PCIe Gen 6 grupa planuje osiągnąć do 64 GT/s na linię. Aby osiągnąć tę prędkość, komitet zdecydował się na zastosowanie sprawdzonej sygnalizacji PAM4, która wykorzystywana jest w telekomunikacyjnych interfejsach pracujących z prędkością do 56 Gb/s.

    Szybsze prędkości PCIe Gen 4 i późniejszych są ważne, aby nadążyć za zmianami w budowie centrów danych. Procesory integrują w sobie coraz większą liczbę rdzeni i dodatkowe akceleratory. Do skalowania takich sieci potrzebują one więcej pamięci, pamięci masowej i przepustowości połączeń. Rozszerzenie szerokości bitowej PCIe nie jest realistyczną opcją, ponieważ zajmuje więcej pinów w obudowach układów scalonych, a także więcej miejsca na PCB. Kluczem jest szybsze tworzenie każdego pasa PCIe.

    W pewnym momencie obciążenie kart i ograniczenia miedzianych interkonektów będą wymagać bezpośredniego okablowania koncentrycznego lub okablowania optycznego, ale te opcje są dziś za drogie. PCIe musi być szybkie, ale musi być także ekonomiczne do wykorzystania dla komputerów klasy średniej, laptopów i serwerów. PCIe jest również platformą dla innych standardów, ponieważ jest podstawowym łączem między procesorami, GPU, FPGA i akceleratorami dla komputerów. Mimo że istnieją inne zastrzeżone i oparte na standardach szyny, takie jak NVLink czy OpenCAPI, większość rynku nadal opiera się na podstawowej technologii warstwy fizycznej PCIe.

    Nowe generacje PCIe mają bezpośredni wpływ na dwa konkurencyjne standardy połączeń akceleratorów, które umożliwiają współdzielenie pamięci przez procesory i akceleratory - spójny interfejs pamięci podręcznej dla akceleratorów (CCIX) oraz Compute Express Link (CXL). Standard CCIX jest dostępny już dziś i działa przy wykorzystaniu PCIe Gen 4. Obecnie głównym motorem CCIX jest Xilinx, ale wielu innych dostawców zarejestrowało się w grupie CCIX. Na początku tego roku Intel opublikował konkurencyjną specyfikację CXL, która będzie działać z wykorzystaniem PCIe Gen 5.

    CCIX ma przewagę, ponieważ zostało już wdrożony w produktach Xilinxa i Huawei. Konsorcjum to ma ponad 50 członków. Intel stworzył równocześnie tak samo ogromną grupę zainteresowanych podmiotów (głównie klientów Intela), mimo że produkty używające CXL prawdopodobnie nie będą dostarczane do 2021 roku. Pod wieloma względami specyfikacja CXL jest podzbiorem standardu CCIX, ale ma wsparcie Intela.

    Standard CCIX został stworzony, aby oferować zrównoważone podejście, w którym wszystkie elementy obliczeniowe są równorzędne i wspierają symetryczny poziom spójności. Dzięki CCIX możesz stworzyć sieć procesorów i akceleratorów, dającą wszystkim elementom obliczeniowym równe możliwości komunikacji. Ze względu na asymetryczną konstrukcję, CXL nie obsługuje w pełni przetwarzania w pamięci ani rozszerzenia pamięci z drobnym udostępnianiem danych. Ta ostatnia cecha jest przydatna do przyspieszania aplikacji baz danych za pomocą akceleratorów. Inną kluczową zaletą CCIX jest to, że wykorzystuje istniejącą infrastrukturę PCIe, a CXL wymaga dynamicznego obejścia sprzętowego warstwy łącza danych PCIe. Zmiany te będą wymagały znaczących nowych testów zgodności. Firmy zapewniające technologię dla kontrolerów PCIe są obecnie w stanie jedynie szacować, jakie zmiany konieczne są, by wdrożyć obsługę CXL.

    Intel naciska na centralny procesor CXL jako standard, ale został opracowany wyłącznie przez Intela. Kluczową cechą, którą wszyscy zauważają, jest to, że minimalizuje opóźnienia w komunikacji pamięci z magistralą PCIe. Osiąga dzięki temu niższe opóźnienie, zastępując warstwę łącza danych PCIe po stronie procesora i pomija sterownik PCIe. Logika PCIe musi być w stanie zamienić bibliotekę PCIe na logikę sterującą CXL. Takie podejście pozwala zaoszczędzić kilka nanosekund, ale za cenę elastyczności całego systemu.

    Asymetryczna logika sterowania nakłada większe obciążenie na procesor; podejście takie stosowane już w przeszłości z PCI i USB, które Intel pomógł również zdefiniować i wdrożyć. Intel wyznaczył PCIe Gen 5 jako docelową warstwę fizyczną, ponieważ jest to najlepszy czas na przechwycenie implementacji z własnymi układami. Mimo to analitycy wskazują, że nie ma poważnych powodu, by CXL nie mógł uruchomić się na PCIe Gen 4.

    Kilku dostawców chipów i systemów jest członkami obu obozów. Są to między innymi ARM, Huawei i Mellanox. Firmy takie jak AMD, Ampere czy Marvell nie uczyniły póki co swojego kierunku jasnym. Tymczasem NVIDIA kontynuuje promocję swojego zastrzeżonego interfejsu NVLink i przejmuje spółkę Mellanox. W tym czasie IBM jest zaangażowany w OpenCAPI dla swoich serwerów z procesorami Power. AMD ma również własny interfejs Infinity, ale do tej pory był on zarezerwowany wyłącznie do użytku wewnętrznego.

    Dobrą wiadomością jest to, że wszystkie te spójne połączenia opierają się w dużej mierze na pracy PCI SIG i opracowywaniu zaawansowanych standardów sygnalizacji i mechaniki. Jak dotąd postęp ten wygląda na bezpieczny przez następne kilka lat. Być może na końcu tych starań jest wyłonienie nowego, wspólnego standardu komunikacji.

    Źródło: https://www.eetimes.com/author.asp?section_id=36&doc_id=1334925

    Fajne! Ranking DIY
    O autorze
    ghost666
    Tłumacz Redaktor
    Offline 
    Fizyk z wykształcenia. Po zrobieniu doktoratu i dwóch latach pracy na uczelni, przeszedł do sektora prywatnego, gdzie zajmuje się projektowaniem urządzeń elektronicznych i programowaniem. Od 2003 roku na forum Elektroda.pl, od 2008 roku członek zespołu redakcyjnego.
    ghost666 napisał 9303 postów o ocenie 6884, pomógł 157 razy. Mieszka w mieście Warszawa. Jest z nami od 2003 roku.
  • PCBway