Elektroda.pl
Elektroda.pl
X
Computer Controls
Proszę, dodaj wyjątek dla www.elektroda.pl do Adblock.
Dzięki temu, że oglądasz reklamy, wspierasz portal i użytkowników.

SmartDV dodało wsparcie dla emulatora Verilator

ghost666 28 Paź 2019 21:13 192 0
  • SmartDV dodało wsparcie dla emulatora Verilator
    SmartDV Technologies poinformowało o dodaniu wsparcia dla Verilator - darmowego, otwartego symulatora języka opisu sprzętu (HDL), stając się pierwszym na świecie dostawcą systemów weryfikacji bloków IP (VIP).

    "Symulator typu open source, taki jak Verilator, jest świetną opcją dla startupów lub małych firm o skromnych budżetach" mówi Deepak Kumar Tala, dyrektor zarządzający SmartDV. "Chociaż może nie mieć bogatego zestawu funkcji komercyjnego symulatora Verilog, oferuje prostą ścieżkę do migracji syntezowalnego SystemVerilog do C++ lub SystemC, a użytkownicy zawsze prosić mogą o wsparcie".

    Verilator kompiluje syntezowalny SystemVerilog i pozwala na syntezę go do jedno- lub wielowątkowego kodu C++ lub SystemC. Zaprojektowany został do dużych projektów wymagających, szybkiej symulacji wydajności. Służy on do generowania wykonywalnych modeli procesorów dla programistów systemów wbudowanych i pozwala na symulację dużych projektów z tysiącami modułów.

    Szeroka gama standardowych i niestandardowych protokołów Smart DV VIP jest w pełni zgodna ze specyfikacjami protokołów i umożliwia użytkownikom weryfikację i debugowanie ich projektów szybko, łatwo i efektywnie. Protokół sieciowy, pamięci masowe, interfejsy motoryzacyjne, magistrale MIPI czy protokół wyświetlania VIP - wszystkie te elementy obsługuje symulację, emulację, formalne środowiska weryfikacji i języki weryfikacji stosowane w przepływie weryfikacji projektu układu scalonego.

    Funkcje obejmują obsługę niebuforowanych lekkich i ciężkich poziomów zgodności z pamięcią podręczną, a także spójną pamięć podręczną - pamięci współdzielonej jak i pamięci FIFO oraz ograniczoną randomizację atrybutów protokołu. Emulator wstrzykuje błędy podczas przesyłania danych i konfiguruje szerokość wszystkich sygnałów. Dzięki protokołowi weryfikacji informacji w locie i sprawdzaniu danych, emulator powiadamia środowisko testowe o istotnych zdarzeniach - na przykład transakcjach, ostrzeżeniach, synchronizacji i naruszeniach protokołu.

    Emulator jest dostarczany z kompletnym pakietem testowym do testowania każdej funkcji specyfikacji. Dodatkowe funkcje wsparcia obejmują oddzielne adresu/kontroli od danych oraz możliwość wydawania wielu zaległych transakcji, realizacji transakcji poza kolejnością, transferów seryjnych, operacji atomowej i operacji podpowiedzi. Bogaty zestaw parametrów konfiguracyjnych kontroluje wszystkie te funkcjonalności.

    Źródło: https://www.eeweb.com/profile/eeweb/news/smartdv-adds-support-for-verilator-open-source-hdl-verilog-simulator

    Fajne! Ranking DIY
    O autorze
    ghost666
    Tłumacz Redaktor
    Offline 
    Fizyk z wykształcenia. Po zrobieniu doktoratu i dwóch latach pracy na uczelni, przeszedł do sektora prywatnego, gdzie zajmuje się projektowaniem urządzeń elektronicznych i programowaniem. Od 2003 roku na forum Elektroda.pl, od 2008 roku członek zespołu redakcyjnego.
    ghost666 napisał 9469 postów o ocenie 7226, pomógł 157 razy. Mieszka w mieście Warszawa. Jest z nami od 2003 roku.
  • Computer Controls