Elektroda.pl
Elektroda.pl
X
Proszę, dodaj wyjątek dla www.elektroda.pl do Adblock.
Dzięki temu, że oglądasz reklamy, wspierasz portal i użytkowników.

ISSCC 2020 - najciekawsze elementy konferencji - sprawozdanie

ghost666 27 Mar 2020 18:27 366 0
  • Tegoroczna sesja poświęcona procesorom na targach ISSCC zakończyła się dwiema ciekawymi prezentacjami AMD i prezentacjami Samsunga, MediaTeka, Texas Instruments i IBMa. Przyjrzyjmy się bliżej, co firmy pokazały podczas najważniejszych prezentacji całej sesji targów. Ponieważ konferencja ta jest przede wszystkim poświęcona projektowaniu obwodów, producenci skupili się jedynie na konkretnych aspektach, które są unikalne w ich układach.

    ISSCC 2020 - najciekawsze elementy konferencji - sprawozdanie
    Chiplety w układach MD Zen 2 i EPYC od AMD

    Obie prezentacje AMD dotyczyły budowy rdzeni procesorów Zen 2 i EPYC, zwłaszcza architektury chipletowej wykorzystanej w tym drugim. Pozwoliła ona na stworzenie 64-procesorowych rdzeni w jednym gnieździe bez problematycznego, wysokiego poziomu wadliwych układów. Dodatkowo, wykorzystanie chipletów pozwoliła AMD stworzyć łatwo trzy niezależne konstrukcje dla wielu produktów i rynków.

    AMD Zen 2 wykorzystuje proces 7 nm od TSMC. Podczas wystąpienia przedstawiciele firmy opisywali problemy z implementacją nowej technologii. Z kolei w przypadku procesorów serwerowych EPYC głównym założeniem było podwojenie liczby rdzeni w jednym układzie. Ponadto każdy rdzeń procesora został zaprojektowany tak, aby zapewnić 15% wzrost wydajności instrukcji na cykl w teście SPECint 2006. Wiele zmian architektonicznych w Zen 2 zostało już wcześniej omówionych. Podczas wykładu na ISSCC AMD skoncentrowało się na wyzwaniach związanych z projektowaniem samych obwodów.

    ISSCC 2020 - najciekawsze elementy konferencji - sprawozdanie

    Konstrukcja AMD jest modułowa. Podstawowym elementem jest tzw. CPU Complex (CCX) z 4 rdzeniami CPU, pamięcią podręczną L2 i L3 oraz połączeniem Infinity Fabric. Dzięki 4-rdzeniowemu modułowi AMD może skalować projekt od notebooków (4-8 rdzeni) do serwerów (do 64 rdzeni). Moduł CCX został zmniejszony z 44 mm² w poprzedniej generacji i do 31,3 mm² w Zen 2, mimo zwiększenia ilości pamięci cache L3.

    Druga prezentacja skupiała się na chipletach dla serwerów. Jedną z kluczowych zalet z korzystania z nich jest to, że z zaledwie trzema liniami produkcyjnymi, AMD może budować produkty obsługujące wiele rynków. Wykorzystanie chipletów przyniosło również korzyści termiczne, ponieważ chipy zostały rozłożone w całym układzie.

    ISSCC 2020 - najciekawsze elementy konferencji - sprawozdanie
    Demonstracyjny procesor z 96 rdzeniami i aktywnym interposerem

    Nie tylko AMD zabrało się za produkcję układów z wieloma rdzeniami. Badacze z CEA-Leti zaprezentowali demonstracyjny układ z 96 rdzeniami. Wykorzystuje on również architekturę chipletów, jednakże gdy AMD zastosowało moduł wieloukładowy z dedykowaną matrycą I/O, układ ten wykorzystuje aktywny moduł pośredniczący, gdzie znajduje się logika I/O.

    Układ uzyskuje do 220 GOPS z 96 rdzeniami zrealizowanymi z pomocą sześciu chipletów. Wyprodukowany został w fabrykach ST Micro. Projekt miał udowodnić, że koncepcja matrycy, chipletów z rdzeniami i aktywnego interposera, może sprawdzić się w przyszłości w systemach z heterogenicznymi mieszankami rdzeni.

    ISSCC 2020 - najciekawsze elementy konferencji - sprawozdanie
    Chipsety dla smartfonów od Samsunga i MediaTeka wykonane w technologii 7 nm

    Dwa projekty SoC na smartfony 5G - MediaTeka i Samsunga - koncentrowały się na zagadnieniach związanych z projektowaniem procesorów, w szczególności z mieszanką różnych rdzeni ARM w architekturze big.LITTLE. Ponadto oba układy rozwiązały problem z pomiarem spadku napięcia wewnątrz układów podczas zwiększonego obciążenia rdzeni.

    ISSCC 2020 - najciekawsze elementy konferencji - sprawozdanie
    Spadki napięcia są problemem w układach o wysokiej wydajności. Z jednej strony, zwiększanie zapasu napięcia, które będzie im przeciwdziałać, spowoduje zwiększenie zużycia mocy. Z drugiej strony, przy zwiększonym obciążeniu np. GPU wewnętrzny spadek napięcie może powodować, że napięcie zasilania spadnie poniżej wymaganego. Dlatego też producenci SoC implementują w układach dedykowane bloki do pomiaru napięcia, co pozwala na dopasowanie obciążenia rdzeni do dostępnego napięcia zasilania poszczególnych rdzeni poprzez zmianę częstotliwości taktowania rdzenia.

    ISSCC 2020 - najciekawsze elementy konferencji - sprawozdanie
    Układy motoryzacyjne od TI, spełniające wymagania ASIL-D

    TI zaprezentowało nowy układ z rodziny Jacinto 7. Konstrukcja ta jest połączeniem rdzeni ARM Cortex i procesora C71 DSP od TI. W projekcie tym utworzono wiele izolowanych domen na monolitycznym układzie scalonym. Dzięki izolacji domenowej poszczególne części układu mogą być zgodne z normą ISO 26262 w klasie ASIL-D dla operacji o kluczowym znaczeniu dla bezpieczeństwa. Inne części układu wymagają jedynie zgodności z ASIL-B.

    Domena o klasie ASIL D ma własny dedykowany rdzeń ARM Cortex-M do zarządzania rozruchem, akceleracji kryptograficznej, zaufanego środowiska wykonawczego i bezpiecznego przechowywania etc. Cała domena jest izolowana za pomocą rdzenia ARM Cortex-R. Obsługuje on komunikację z krytycznymi dla bezpieczeństwa urządzeniami peryferyjnymi.

    ISSCC 2020 - najciekawsze elementy konferencji - sprawozdanie
    Większa ilość rdzeni w procesorach dla komputerów typu mainframe od IBMa

    Komputery mainframe od IBM nadal się rozwijają. Najnowszy procesor Z15 zawiera 12 rdzeni taktowanych 5,2 GHz bez problemu z chłodzeniem, ponieważ IBM wykorzystuje chłodzenie wodne w maszynach mainframe. Podczas gdy wiele innych procesorów przeniosło się na proces 7 nm, IBM pozostał przy wypróbowanym i sprawdzonym procesie 14 nm GlobalFoundries z wbudowaną pamięcią DRAM (eDRAM). Zarówno procesory IBM Power, jak i seria Z wykorzystują eDRAM, aby uzyskiwać duże pamięci podręczne, a 14 nm to granica skalowania eDRAM.

    Pomimo znajdowania się w tym samym węźle procesowym co poprzednik, Z15 przy tej samej powierzchni ma o 2 rdzenie więcej i działa z 10% wyższą prędkością taktowania dla pojedynczego wątku. Aby uzyskać dodatkowe oszczędności powierzchni, projektanci usunęli stabilizatory napięcia z układu i przeprojektowali moduł eDRAM.

    Źródło: https://www.eetimes.com/isscc-2020-chiplets-5g-and-automotive-processors/

    Fajne! Ranking DIY
    Darmowe szkolenie: Ethernet w przemyśle dziś i jutro. Zarejestruj się za darmo.
    O autorze
    ghost666
    Tłumacz Redaktor
    Offline 
    Fizyk z wykształcenia. Po zrobieniu doktoratu i dwóch latach pracy na uczelni, przeszedł do sektora prywatnego, gdzie zajmuje się projektowaniem urządzeń elektronicznych i programowaniem. Od 2003 roku na forum Elektroda.pl, od 2008 roku członek zespołu redakcyjnego.
    ghost666 napisał 9773 postów o ocenie 7954, pomógł 157 razy. Mieszka w mieście Warszawa. Jest z nami od 2003 roku.