Elektroda.pl
Elektroda.pl
X
Elektroda.pl
Proszę, dodaj wyjątek dla www.elektroda.pl do Adblock.
Dzięki temu, że oglądasz reklamy, wspierasz portal i użytkowników.

Protokół CXL dodaje nowe funkcjonalności do PCIe

ghost666 12 Sie 2020 10:20 756 0
  • Protokół CXL dodaje nowe funkcjonalności do PCIe
    Protokół Compute Express Link (CXL) szybko zyskuje na popularności w centrach danych. Jest to alternatywny protokół działający na standardowym PCI Express (PCIe). CXL wykorzystuje elastyczny port procesora, który może automatycznie negocjować ze standardowym protokołem transakcji PCIe lub alternatywnymi protokołami transakcji CXL. Pierwsza generacja protokołu jest zgodna z PCIe Gen5, osiągającym prędkość do 32 Gb/s.

    Wysokowydajne obciążenia obliczeniowe obciążają systemy na nowe sposoby. W odpowiedzi na to projektanci systemów ponownie zastanawiają się nad architekturami maszyn. Niektóre z ich pomysłów obejmują rosnące wykorzystanie pamięci trwałej, przyjęcie specjalnie zbudowanych procesorów i akceleratorów oraz nowe podejścia do pamięci obliczeniowej. Kolejnym jest właśnie interfejs CXL.

    Grupa hiperskalerów, dostawców układów scalonych i niektórzy z ich współpracowników utworzyli nowe konsorcjum CXL mające na celu promowanie rozwoju tego protokołu.

    Pomysł posiadania większej ilości możliwości rozbudowy połączenia między np. hostem akceleratorów lub innych urządzeń, istnieje od wielu lat, jak stwierdził Millind Mittal, pracujący w firmie Xilinx, podczas prezentacji nowego interfejsu na konferencji SNIA, poświęconej pamięci trwałej, jaka odbyła się w styczniu tego roku. Teraz rozwój poszedł krok dalej i cały Ekosystem CXL wreszcie łączy się w całość. ?Wszyscy są w zasadzie za tym standardem, a teraz możemy naprawdę oczekiwać, że pójdziemy do przodu z dodatkowymi możliwościami poza PCIe? - dodaje Mittal.

    Powszechne wsparcie jest zwiększane przez fakt, że CXL jest dość kompatybilny z tym, co już istnieje, ponieważ działa na PCIe, który, jak mówią specjaliści, jest powszechnym rozwiązaniem do transferowania ruchu IO między akceleratorem a hostem. Jednak obecnie pojawiają się nowe zastosowania interfejsów z heterogenicznymi architekturami, które umieszczają akcelerator bliżej procesora, a także sprawiają, że pamięć dołączona do akceleratora jest częścią puli systemowej, a nie pamięcią prywatną tego układu.

    CXL umożliwia to, bazując na PCIe, jak wyjaśnił Mittal, w tym prędkość specyfikacji spodziewana w Gen5 i Gen6, aby wspierać tendencję do uznawania pamięci dołączonej do urządzenia za część pamięci systemowej. Warunkiem jest połączenie o bardzo niskim opóźnieniu, a także wymagania dotyczących wydajności akceleratora, które mogłyby naprawdę skorzystać z większej przepustowości. ?Bardzo agresywne jest dążenie do przeniesienia PCIe Gen5, a nawet bardzo szybkiego dostania się do PCIe Gen6?.

    W niedawnym wywiadzie dla EE Times, przewodniczący konsorcjum CXL, Jim Pappas, powiedział, że potrzeba nowej klasy połączeń wzajemnych wynika z heterogenicznych zastosowań obliczeniowych i dezagregacyjnych, które wymagają bardziej wydajnego udostępniania zasobów, wspólnych pul pamięci z wydajnymi mechanizmami dostępu, usprawnionego przepływu operacji i wyników między akceleratorami i urządzeniami docelowymi oraz znaczne zmniejszenie opóźnień w celu umożliwienia działania pamięci zdezagregowanej. Powiedział on ponadto, że przemysł potrzebuje otwartych standardów, które pomogą kompleksowo rozwiązać te i inne wyzwania związane z połączeniami nowej generacji.

    CXL został zaprojektowany do obsługi trzech rodzajów ruchu, z połączeniami do urządzeń lub przełączników (switchy) CXL, jak mówi Pappas. Warstwa transakcyjna składa się z trzech dynamicznie multipleksowanych sub-protokołów na jednym łączu. CXL.io obsługuje takie funkcje, jak wykrywanie, konfiguracja, dostęp do rejestru i przerwy, a CXL.cache zarządza dostępem urządzeń do pamięci procesora. CLX.Memory obsługuje moduł dostępu procesu do pamięci podłączonej do urządzenia. ?Są one dynamicznie multipleksowane, więc w zależności od pakietu można wykonać dowolne z tych trzech rodzajów transakcji, dynamicznie się przełączają? - dodaje - ?Możesz nie tylko wykonywać operacje wejścia i wyjścia, ale także buforować pamięć?.

    Wszystkie trzy mają elementy krytyczne dla kontroli opóźnienia, jak wskazuje Pappas. Przepływy CXL.io przechodzą przez stos, który jest w dużej mierze identyczny ze standardowym stosem PCIe, podczas gdy pamięć CXL.cache oraz CXL.memory jest zoptymalizowana pod kątem redukcji opóźnień, dzięki oddzielnej warstwie transakcji i łącza od operacji wejścia/wyjścia i stałemu ramkowaniu wiadomości.

    CXL jest także okazją do przeniesienia pamięci trwałej z magistrali DDR, jak mówi Pappas, ponieważ nie jest to już najlepsze miejsce na to. Im bardziej trwała jest pamięć w systemie, tym więcej pamięci DRAM w systemie chcemy mieć. ?Nie chodzi już o zapełnianie gniazd RAM?. W CXL chodzi raczej o to, gdzie można podłączyć urządzenia za pomocą PCIe, w tym pamięć i pamięć trwałą, dezagregując i komponując na systemy nowe sposoby.

    Obejmuje to trzy różne typy akceleratorów, wspomniane przez Pappas, które mogą wykorzystywać CXL jako fizyczne połączenie z procesorem, do którego jest podłączona pamięć. Jednym ze scenariuszy byłoby zezwolenie akceleratorowi, który nie ma własnej pamięci, na użycie pamięci procesora przy użyciu CXL.cache i CXL.io ? ten ostatni jest wymagany w każdym scenariuszu, jak powiedział Pappas. W innym scenariuszu pamięć zostanie dołączona zarówno do akceleratora, jak i procesora. ?Procesor jest w stanie wejść i wziąć tę pamięć dołączoną do akceleratora i faktycznie odwzorować ją na swój własny schemat koherencji i używać jej tak, jakby była częścią pamięci systemowej?.

    Protokół CXL dodaje nowe funkcjonalności do PCIe
    Trzeci scenariusz to większy krok naprzód, który wykorzystuje wszystkie trzy protokoły CXL, w którym akcelerator jest buforem pamięci podłączonym przez CXL. ?Ten bufor pamięci pośrodku zostałby zaprojektowany w różny sposób dla różnych typów pamięci. Da się zaobserwować bardzo dużą różnicę w tym, ile pamięci można podłączyć do systemu? - powiedział Pappas - ?To znów będzie punkt zwrotny w informatyce?.

    Architektura CXL umożliwi również wykorzystanie obliczeniowych pamięci masowych, jak powiedział Scott Shadley, wiceprezes ds. Marketingu w NGD Systems, podczas prezentacji na SNIA, ponieważ obejmuje pomysł procesora wykorzystującego trwałą pamięć. ?Transport PCIe to idealne rozwiązanie dla wielu naszych działań. Patrzymy na to, jak NV DIMMS (nieulotne pamięci DIMM ? przyp. red.) są wykorzystywane na różne sposoby? - powiedział - ?Widzimy wiele okazji do korzystania z takich funkcji jak CXL i protokołów CXL.io oraz CSL.memory.?

    Shadley, który jest także przewodniczącym grupy roboczej ds. obliczeniowych pamięci masowych SNIA, powiedział, że architektura CXL łączy w sobie pamięć nieulotną i magazyny danych w taki sposób, że nie jest to już pojedyncza kolejność zdarzeń: oblicz, zapisz w pamięci i zachowaj w magazynie danych. ?Zamiast wbudowanego procesu przechodzenia od obliczeń do pamięci i z powrotem, możemy przejść do obliczeń bezpośrednio do magazynu danych lub możemy przejść do obliczeń z pamięci i z pamięci bezpośrednio do magazynów danych?. Powiedział, że trio interfejsów CXL.io, CXL.cache i CXL.memory można zintegrować na wiele różnych sposobów, a także, że jest to okazja do stworzenia nowych urządzeń pamięci komunikujących się masowo. ?Trzy nogi stołka to świetnie rozwiązanie, ale z czterema stołek jest jeszcze lepszy? - podsumowuje Shadley.

    Na marginesie, dodał on, że synergia nowych protokołów skłoniły do zrewidowania innego przedsięwzięcia SNIA - Solid State Storage Initiative - na rzecz czegoś, co obsługuje trwałe przechowywanie w pamięci, pamięć obliczeniową, CXL i inne interfejsy.

    Atrakcyjność i szybkie przyjęcie interfejsu CXL wynika nie tylko z faktu, że działa on na istniejącej warstwie PCIe. Shadley wskazuje również, że obowiązuje tutaj zasada ?KISS? (Keep it simple stupid ? lit.: zrób to prosto, idioto), która mówi o tym, że systemy powinny być możliwie proste, m.in. po to, by deweloperzy mogli łatwo wdrażać nowe rozwiązania. Dodatkowo, CXL to okazja na wzmocnienie współpracy między grupami reprezentującymi różne, ale istotne technologie, takie jak NVMe czy Gen-Z. ?To pierwszy otwarty interfejs i protokół obsługiwany przez wszystkich, którzy mają znaczenie na rynku z perspektywy obliczeniowej? - powiedział.

    Źródło: https://www.eetimes.com/cxl-protocol-adds-capabilities-over-pcie/

    Fajne! Ranking DIY
    O autorze
    ghost666
    Tłumacz Redaktor
    Offline 
    Fizyk z wykształcenia. Po zrobieniu doktoratu i dwóch latach pracy na uczelni, przeszedł do sektora prywatnego, gdzie zajmuje się projektowaniem urządzeń elektronicznych i programowaniem. Od 2003 roku na forum Elektroda.pl, od 2008 roku członek zespołu redakcyjnego.
    ghost666 napisał 9961 postów o ocenie 8221, pomógł 157 razy. Mieszka w mieście Warszawa. Jest z nami od 2003 roku.