Elektroda.pl
Elektroda.pl
X
Elektroda.pl
Proszę, dodaj wyjątek dla www.elektroda.pl do Adblock.
Dzięki temu, że oglądasz reklamy, wspierasz portal i użytkowników.

CEA-Leti i Intel wspólnie pracować będą nad integracja 3D układów scalonych

ghost666 09 Lis 2020 16:04 354 0
  • CEA-Leti i Intel wspólnie pracować będą nad integracja 3D układów scalonych
    CEA-Leti ogłosiło nawiązanie nowej współpracy z firmą Intel w zakresie technologii pakowania 3D dla procesorów w celu ulepszenia projektowania układów scalonych. Badania skoncentrują się na montażu mniejszych chipletów, optymalizacji technologii połączeń między różnymi elementami mikroprocesorów oraz na nowych technologiach łączenia i układania w stosy dla układów scalonych 3D, zwłaszcza do tworzenia aplikacji obliczeniowych.

    Technologia 3D, pozwala na pionową integrację chipów w układzie scalonym. Pozwala to na zredukowanie odległości połączeń, a także integraccję heterogenicznych struktur z tzw. chipletami. To ostatecznie pozwala na wytwarzanie wydajniejszych, cieńszych i lżejszych mikroprocesorów. Ponadto, wdrażając heterogeniczne rozwiązania w jednym pakiecie, firmy produkujące układy scalone korzystają ze zwiększonej elastyczności, co pozwala na mieszanie i dopasowywanie różnych bloków technologicznych w obrębie jednego układu scalonego. Umożliwia to producentom szybsze i tańsze wprowadzanie innowacji i dostosowywanie się do potrzeb ich klientów i partnerów.

    Kluczem do pracy wykonywanej przez CEA-Leti jest opracowanie nowych technologii integracji 3D elementów wytwarzanych w różnych procesach. Severine Cheramy, dyrektor ds. Rozwoju biznesu 3D w CEA-Leti, wyjaśnił, że współpraca z Intelem koncentruje się na zaawansowanych technologiach zwiększających gęstość połączeń. Zapytana o oczekiwany wynik współpracy, odpowiedziała, że ​​nie jest w stanie ujawnić konkretnych szczegółów, ale "wspólnie określamy zakres prac, cele techniczne i produkty". Mówiąc szerzej o wyzwaniach związanych z układami 3D, powiedziała, że ​​potrzebne są bardziej zaawansowane badania, aby rozwiązać takie kwestie, jak trudności produkcyjne. "Ta współpraca jest dowodem na to, że świat elektroniki zmierza w kierunku zaawansowanych układów i chipletów, a my dysponujemy pewną technologią w zakresie ich projektowania i testowania. Na wyższym poziomie wszyscy kluczowi gracze pracujący nad tymi zaawansowanymi technologiami muszą kontynuować współpracę nad standaryzacją interfejsów, biorąc pod uwagę, że różne chiplety z różnych firm będą miały różne interfejsy" dodaje.

    W 2019 roku Intel wprowadził technologię 3D, Foveros. Ta zaawansowana technologia pakowania, wprowadzona na rynek w procesorach Intel Core z technologią hybrydową Intel Lakefield, pozwala na redukcję wielkości układów, a co za tym idzie znacznie zmniejsza rozmiar płyty głównej.

    Na konferencji IEEE Electronic Components and Technology w czerwcu 2020 roku CEA-Leti otrzymała nagrodę za najlepszą publikację, dotyczącą krzemowego aktywnego interposera jako obiecującego rozwiązania w kierunku heterogenicznej integracji 3D. Wcześniej w tym roku, na ISSCC 2020 w lutym, CEA-Leti przedstawiła artykuł podkreślający swój przełom w opracowaniu aktywnego interposera i trójwymiarowych chipletów. "96-rdzeniowy procesor 220GOPS z 6 chipletami ułożony był na trójwymiarowym aktywnym interposerze, co pozwoliło osiągnąć opóźnienie 0,6 ns/mm i 3 Tb/s/mm² przy zwiększonej sprawności układu, pobierającego 156 mW/mm²".

    Podczas gdy techniki interposerów na dużą skalę do integracji chiplet były wcześniej już wytwarzane przy użyciu różnych technologii, takich jak pasywne interposery 2,5D, podłoża organiczne i krzemowe, w technologiach tych brakowało elastycznej komunikacji chiplet-chiplet na duże odległości, aby połączyć większą liczbę chipletów. Brakuje im również płynnej integracji heterogenicznych elementów oraz łatwej integracji mniej skalowalnych funkcji, takich jak ściśle rozwiązania do zarządzania energią, funkcje analogowe i inne. Właśnie tym zajmuje się CEA-Leti w ramach IRT Nanoelec.

    Przyszłe prace będą dotyczyły technologii łączenia hybrydowego typu „die-wafer”, która zapewnia gęstsze połączenia trójwymiarowe o lepszych parametrach elektrycznych, mechanicznych i termicznych oraz pozwala na ultra-gęste, niskoenergetyczne interfejsy równoległe. W dalszej perspektywie CEA-Leti bada również innowacyjną technologię interposera fotonicznego jako trójwymiarowe podejście oparte na chiplecie fotonicznym, oferujące niskie opóźnienia, wysoką przepustowość i energooszczędną komunikację fotoniczną.

    Źródło: https://www.eetimes.com/cea-leti-to-collaborate-with-intel-on-3d-packaging-technologies/

    Fajne! Ranking DIY
    [3.12.2020, webinar] Zagadnienia pomiarowe w nowoczesnej inżynierii materiałowej. Zarejestruj się
    O autorze
    ghost666
    Tłumacz Redaktor
    Offline 
    Fizyk z wykształcenia. Po zrobieniu doktoratu i dwóch latach pracy na uczelni, przeszedł do sektora prywatnego, gdzie zajmuje się projektowaniem urządzeń elektronicznych i programowaniem. Od 2003 roku na forum Elektroda.pl, od 2008 roku członek zespołu redakcyjnego.
    ghost666 napisał 10090 postów o ocenie 8356, pomógł 157 razy. Mieszka w mieście Warszawa. Jest z nami od 2003 roku.
  • Computer ControlsComputer Controls