Czasami projekt elementów zasilania na płytce drukowanej zostaje pozostawiony na sam koniec, a napięte harmonogramy zmuszają inżynierów do wielu uproszczeń i pilnowania tych podstawowych parametrów dla linii VIN oraz VOUT. Niestety, brakujące szczegóły mogą ujawnić się w gotowym prototypie czy produkcie, jako trudne do zdiagnozowania problemy. Na przykład, dopiero po długim procesie debugowania, projektant stwierdza, że obwód losowo zachowuje się nieprawidłowo, co może być spowodowane zakłóceniami przełączania kluczy w przetwornicy impulsowej. Źródło tego rodzaju losowych błędów może być bardzo trudne do ustalenia.
Poniższy artykuł jest pierwszym z dwuczęściowej serii, która dotyczy niektórych problemów, które czasami pomijane są podczas projektowania zasilaczy wielonapięciowych. Część 1 skupia się na strategii i topologii tych systemów, podczas gdy część 2 skupia się na szczegółach budżetowania mocy i układu PCB, wraz z kilkoma wskazówkami i sztuczkami, które przydatne mogą być podczas projektowania - ponieważ wiele systemów wykorzystuje zasilanie do stabilizowania wielu napięć dla wielu różnych układów, pracujących z różnymi poziomami logicznymi. Celem projektu jest osiągnięcie poprawnej topologii tego rodzaju układu już za pierwszym podejściem.
Tak wiele wyborów…
Dla każdego konkretnego projektu zasilacza istnieje wiele możliwych rozwiązań. W poniższych przykładach opisano kilka opcji, takich jak zasilanie jednoukładowe w porównaniu z wielonapięciowymi układami scalonymi. W poniższym artykule ocenimy kompromisy w zakresie kosztów i parametrów szeregu rozwiązań. Uwzględniono kompromisy między stabilizatorami o niskim spadku (LDO) a stabilizatorami impulsowymi (często nazywanymi stabilizatorami buck lub boost). Uwzględniono również podejścia hybrydowe (to jest mieszanie i dopasowywanie stabilizatorów LDO i buck w jednym systemie, zależnie od potrzeb), w wykorzystanie stabilizatorów VIOC, tj. takich, które sterują przetwornicami napięcia, znajdującymi się we wcześniejszych fragmentach toru zasilania z wykorzystaniem pętli sprzężenia zwrotnego.
W artykule tym przyjrzymy również się szumowi przełączania w przetwornicach impulsowych i temu, jak może to mieć wpływ na inne obwody na PCB, jeśli projekt zasilacza impulsowego nie jest wyposażony w odpowiednią filtrację. Inne kwestie dotyczące projektowania obejmują koszty, sprawność, łatwość implementacji z punktu widzenia wysokopoziomowego projektowania.
Przykładowo, jak najlepiej zaprojektować, pod kątem topologii wielonapięciowej system z jednym napięciem wejściowym? W poniższym materiale zagłębimy się w projekty, technologię interfejsów cyfrowych, poziomy ich progów napięcia i rodzaje szumu przełączania, które wpływają na działanie obwodów. Omówione będzie kilka podstawowych poziomów logicznych, takich jak logika TTL 5 V, 3,3 V, 2,5 V i 1,8 V oraz standardy CMOS o różnych napięciach i ich odpowiednie wymagania napięciowe. W dalszej części omówione zostaną także inne, bardziej złożone interfejsy logiczne, takie jak PECL, LVPECL i CML, ale nie będziemy zagłębiać się w nie bardzo szczegółowo. Te przykładowe interfejsy to systemy o bardzo dużej szybkości, w których ważny jest niski poziom szumu. Projektanci muszą być świadomi, jak uniknąć problemów z powodu wahań sygnału przy wykorzystaniu tego rodzaju interfejsów.
W projektowaniu zasilaczy koszt i sprawność często idą ze sobą w parze, więc projektant musi dokładnie rozważyć wymagania poziomów logicznych i inne wymagania dotyczące zasilania w systemie. Projektując z myślą o solidności i odpowiednim zapasie pod względem tolerancji i szumu, można również uniknąć problemów produkcyjnych.
Projektant musi zdawać sobie sprawę z kompromisów związanych z projektem zasilacza: co jest osiągalne i co akceptowalne w danym urządzeniu. Jeśli projekt nie osiąga wymaganej sprawności czy innych parametrów, projektant urządzenia musi zbadać dostępne opcje i koszt dostosowania systemu do specyfikacji. Na przykład urządzenie wielonapięciowe, takie jak np. ADP5054, może zapewnić wymagane korzyści w zakresie parametrów, pozostając jednocześnie opłacalne.
Przykład typowego projektu
Zacznijmy od przykładowego projektu. Rysunek 1 przedstawia schemat blokowy karty, która jako główne źródło zasilania przyjmuje napięcia wejściowe 12 V i 3,3 V. Główne źródło zasilania musi zostać obniżone, aby stabilizować napięcia 5 V, 2,5 V, 1,8 V i ewentualnie 3,3 V do zastosowań na płytce. Jeśli zewnętrzne 3,3 V może zapewnić wystarczającą moc i wystarczająco niski poziom szumu, wówczas można zastosować szynę wejściową 3,3 V bez dalszej stabilizacji, aby uniknąć dodatkowych kosztów w urządzeniu. W przeciwnym razie szyna wejściowa 12 V może być wykorzystana do zapewnienia zasilania, obniżając ją do wymaganego poziomu 3,3 V dla aplikacji na PCB.
Rys.1. Typowa aplikacja płytki wymagającej zasilania wieloma napięciami.
Przegląd interfejsów logicznych
Wiele zasilaczy jest typowych dla PCB. Układ scalony może działać przy użyciu samego napięcia 5 V; lub może wymagać wielu zasilaczy wykorzystujących np. 5 V i 3,3 V dla interfejsów wejścia/wyjścia, 2,5 V dla logiki wewnętrznej i 1,8 V dla zasilania w trybie uśpienia o niskim poborze mocy. Tryb niskiego poboru mocy może być zawsze włączony, używany do jakichś elementów logiki, takiej jak np. funkcje timera, logika porządkowa w układzie lub jedynie do trybu wybudzania układu po przerwaniach lub poprzez dedykowany pin IRQ, aby włączyć i zasilić układ scalony z linii 5 V, 3,3 V i 2,5 V. Niektóre lub wszystkie z tych interfejsów logicznych są często używane jedynie wewnątrz układu scalonego.
Standardowe poziomy logiczne pokazano na rysunku 2. Umieszczono tam różne poziomy logiczne progów TTL i CMOS oraz ich dopuszczalne zakresy napięcia wejściowego i wyjściowego. W tym artykule skupimy się jedynie na stanach, gdy sygnał musi przenosić stan logiczny niski (napięcie VIL) oraz wysoki (napięcie VIH). W szczególności natomiast skupiamy się na VIH oraz obszarze stanu nieokreślonego, oznaczonym, jako „Unikaj” (ang. „Avoid”) na rysunku 2.
We wszystkich przypadkach należy uwzględnić tolerancję źródła zasilania na poziomie ±10%. Analogicznie, rysunek 3 przedstawia poziomy napięcia dla sygnałów różnicowych o dużej prędkości. Na potrzeby tego artykułu skupimy się jednak na standardowych poziomach logicznych przedstawionych na rysunku 2.
Rys.2. Standardowe poziomy logiczne różnych interfejsów.
Zakłócenia przełączania
Gdy nie są dobrze filtrowane, systemy zasilaczy impulsowych obniżających lub zwiększających napięcie mogą powodować szum przełączania w zakresie od dziesiątek miliwoltów do nawet setek miliwoltów, z możliwymi skokami od 400 mV do 600 mV. Ważne jest, aby wiedzieć, czy szum przełączania jest problemem dla poziomów logicznych w układach i interfejsach.
Margines bezpieczeństwa
Aby zapewnić odpowiedni margines bezpieczeństwa dla poprawnie zaprojektowanego zasilacza, praktyczną zasadą projektową jest praca w najgorszym przypadku z tolerancją co najmniej 10%. Na przykład dla interfejsu 5 V TTL VIL równe 0,8 V staje się 0,72 V, a dla 1,8 V CMOS VIL równe normalnie 0,63 V spada do 0,57 V, a napięcie progowe VTH odpowiednio się obniża (dla 5 V TTL VTH = 1,35 V, a dla 1,8 V CMOS VTH = 0,81 V). Szum przełączania (VNS) może w tego rodzaju systemie wynosić od dziesiątek do setek mV. Co więcej, sam obwód logiczny cechuje się pewnym poziomem szumów (VN), pochodzącym z interferencji poszczególnych linii sygnałowych w systemie. Całkowite napięcie zakłócające, VTN = VN + VNS. Suma ta może mieścić się w zakresie od 100 mV do nawet 800 mV. Gdy VTN jest dodawane do napięcia znamionowego w celu wytworzenia całkowitego, rzeczywistego napięcia sygnału (VTSIG): rzeczywisty całkowity sygnał, VTSIG = VSIG + VTN, wpływa na napięcie progowe (VTH), dodatkowo rozszerzając obszary nieustalone. Sygnały o poziomach działających w regionie VTH są nieokreślone, to znaczy, że mogą przyjmować wartość logiczną zarówno jeden, jak i zero. W najgorszym wypadku, wpadnięcie sygnału w region nieustalony skutkować może fałszywą interpretacją sygnału jako przeciwny niż zamierzony.
Rys.3. Poziomy logiczne dla interfejsu różnicowego o dużej szybkości.
Zastrzeżenia i wskazówki dotyczące zasilaczy wielonapięciowych
Rozumiejąc progi zasilania, zarówno na wejściu interfejsu, jak i w wewnętrznej logice w układzie scalonym, wiemy teraz, jaki poziom może wyzwolić poziom logiczny jedynki lub (nieumyślnie) poziom logiczny zera. Pytanie brzmi: jak niskoszumna musi być linia zasilania, aby zmieścić się w tych progach? Stabilizatory liniowe o niskim spadku napięcia charakteryzują się bardzo niskim szumem, ale niekoniecznie wysoką sprawnością, zwłaszcza przy dużej różnicy pomiędzy napięciem wejściowym a wyjściowym. Z drugiej strony, stabilizatory impulsowe charakteryzują się dużą sprawnością, ale generują podczas pracy istotny szum w sygnale.
Wysokosprawny system zasilania powinien prawdopodobnie zawierać w sobie kombinację tych dwóch typów zasilaczy – LDO i przetwornic impulsowych. W dalszej części artykułu przedstawiono różne tego rodzaju kombinacje, w tym metody hybrydowe, w których stabilizator LDO jest używany za stabilizatorem impulsowym do odfiltrowania szumu.
Podejście, które maksymalizuje sprawność systemu i minimalizuje poziom szumu (tam, gdzie jest to potrzebne)
Bazując na przykładzie projektu na rysunku 1, aby zmaksymalizować wydajność i zminimalizować szum przełączania dla stabilizacji napięcia 5 V, należy wykorzystać linię 12 V i użyć regulatorów buck, takich jak ADP2386 do obniżenia napięcia. Ze standardowych poziomów interfejsów logicznych - 5 V TTL i 5 V CMOS – VIL wynosi odpowiednio 0,8 V i 1,5 V. Wartości te wyznaczają dopuszczalny margines dla systemu tylko z stabilizatorem impulsowym.
W przypadku tych szyn sprawność zasilania jest maksymalizowana dzięki zastosowaniu topologii buck, podczas gdy szum przełączania pozostaje poniżej progu VIL dla interfejsów w standardzie 5 V (TTL i CMOS). Używając regulatora buck, takiego jak ADP2386 pokazany na schemacie na rysunku 4a, uzyskać można sprawność sięgającą nawet 95%, jak pokazano na typowym wykresie sprawności dla zaprezentowanej aplikacji ADP2386 (patrz rysunek 4b). Gdyby w tej konstrukcji zastosowano stosunkowo niskoszumny stabilizator LDO, spadek 7 V z VIN do 5 V VOUT spowodowałby znacznie większe rozpraszanie mocy na układzie w postaci ciepła i utratę sprawności.
Aby zapewnić niezawodną konstrukcję o jeszcze lepszych parametrach przy niewielkich, dodatkowych kosztach, dodatkowo do układu impulsowego można dołożyć stabilizator LDO do dokładnego stabilizowania napięcia wyjściowego za układem buck. Pozwala to nie tylko zmniejszyć straty na stabilizatorze liniowym, ale także odfiltrować szum przełączania i inne zakłócenia z napięcia zasilającego.
Rys.5. (a) Typowy układ z ADP2386. (b) Wykres sprawności tego układu.
Rys.5. Typowa aplikacja ADP125.
VIL dla systemów 2,5 V i 1,8 V CMOS to odpowiednio 0,7 V i 0,63 V. Niestety margines bezpieczeństwa dla tego poziomu logicznego nie jest wystarczający, aby uniknąć wpływu szumu przełączania kluczy w przetwornicy impulsowej. Aby rozwiązać ten problem, dostępne są dwie opcje.
Pierwsza z nich polega na tym, że jeśli przychodzące zewnętrzne zasilanie 3,3 V, jak pokazano na rysunku 1, ma wystarczającą moc i jest dostatecznie niszkoszumne, to należy wykorzystać to zewnętrzne 3,3 V i użyć stabilizatora liniowego (np. LDO), takiego jak ADP125 (patrz rysunek 5) lub ADP1740 do stabilizacji linii zasilania 2,5 V i 1,8 V. Należy jednocześnie zauważyć, że występuje tutaj spadek napięcia o nawet do 1,5 V z 3,3 V do 1,8 V. Jeśli ten spadek jest problemem, można zastosować metodę hybrydową, łącząc przetwornicę typu buck ze stabilizatorem LDO, wygładzającym jej napięcie wyjściowe.
Drugą opcją, szczególnie w przypadku, jeśli zewnętrzne napięcie 3,3 V nie jest dostatecznie niskoszumne, nie ma wystarczającej mocy, to wykorzystania linia zasilania 12 V – obniżenie jej za pomocą przetwornicy impulsowej, a następnie stabilizację z pomocą dedykowanych układów LDO, stabilizujących napięcia 3,3 V, 2,5 V i 1,8 V; metodę hybrydową przedstawiono na rysunku 6.
Dodanie stabilizatora LDO nieznacznie zwiększa koszt i powierzchnię systemu zasilania na PCB oraz powoduje niewielkie zwiększenie poziomu rozpraszania ciepła, ale te kompromisy są konieczne, aby osiągnąć odpowiedni margines bezpieczeństwa. Niewielki spadek sprawności, przy zastosowaniu stabilizatorów LDO to nieduża cena za poprawienie stabilności i odporności układu, a dodatkowo problem ten można zminimalizować, utrzymując niewielki spadek napięcia od VIN do VOUT: 0,8 V od 3,3 V do 2,5 V lub 1,5 V od 3,3 V do 1,8 V. Uzyskuje się to sprzężeniem przetwornicy impulsowej z układem stabilizatora liniowego pracującego w topologii VIOC, gdzie element końcowy reguluje pracę stabilizatora impulsowego, poprzedzającego LDO, aby utrzymać optymalny spadek napięcia dla stabilizatora LDO. Przykłady układów z funkcjami VIOC obejmują LT3045, LT3042 i LT3070-1.
LT3070-1 to stabilizator z prądem do 5 A; niskoszumny, programowalny liniowy stabilizator o spadku minimalnym 85 mV. Jeśli konieczne jest użycie stabilizatora LDO, wówczas mniejszym problemem jest rozpraszanie ciepła. Rozpraszanie mocy równe jest VDROP × I. Na przykład dla LT3070-1 obsługującego obciążenie pobierające 3 A, typowa wartość spadku mocy na stabilizatorze (która musi być rozproszona w postaci ciepła) wynosi 3 A × 85 mV = 255 mW. W porównaniu z niektórymi typowymi regulatorami LDO z spadkiem 400 mV, przy tym samym prądzie wyjściowym 3 A, pobór mocy wynosi 1,2 W - prawie pięć razy więcej niż dla LT3070-1.
Alternatywnie, stosując metodę hybrydową, możemy zamienić koszt na sprawność. Sprawność i inne parametry są zoptymalizowane w układzie na rysunku 6, gdzie najpierw zastosowano stabilizator typu buck (ADP2386), aby maksymalnie zwiększyć sprawność energetyczną, stabilizując napięcie do najniższego dopuszczalnego napięcia dla LDO, a następnie podając je na stabilizator liniowy o bardzo małym spadku napięcia (ADP1740), który zapewnia docelowy poziom napięcia o niskim poziomie szumu.
Rys. 6. Topologia hybrydowa wykorzystująca kombinację ADP2386 i ADP1740.
Należy pamiętać, że przedstawiony powyżej przykład jest tylko tym – przykładem projektu, stworzonym, aby pokazać niektóre topologie i techniki projektowania. Nie można jednak zapominać o uwzględnieniu innych czynników, takich jak wymagany prąd maksymalny zasilania, jego koszt, obudowa, maksymalne dopuszczalne spadki napięcia itp. Dodatkowo, należy zaznaczyć, ze dostępne są również inne opcje stabilizatorów zapewniające obniżenia poziomu szumu i EMI, takie jak regulatory Silent Switcher®. Na przykład układy LT8650S i LTC3310S mogą być opłacalne pod względem sprawności, a jednocześnie niewielkiej obudowy, minimalizującej ilość zajmowanego miejsca i obszar układu na PCB.
Kompromis między obudową, mocą, kosztem, parametrami i sprawnością
Produkcyjne projekty PCB często wymagają kompaktowych zasilaczy wielonapięciowych, zapewniających dużą moc, wysoką sprawność i niski poziom szumu w linii zasilania. Na przykład poczwórny stabilizator ADP5054 oferuje wysokowydajne (do 17 A), jednoukładowe, wielonapięciowe rozwiązanie zasilania do zastosowań, takich jak zasilanie układów FPGA, jak pokazano na rysunku 7. Powierzchnia wymagana do realizacji pełnego zasilacza z wykorzystaniem tego układu wynosi około 41 mm. × 20 mm. Sam układ ADP5054 zajmuje tylko 7 mm × 7 mm, a pozwala dostarczyć do 17 A całkowitego prądu.
Aby uzyskać bardzo wysokie poziomy mocy w ciasnej przestrzeni, można rozważyć również stabilizatory µModule®, takie jak LTM4700, które mogą dostarczać do 100 A z obudowy o wymiarach 15 mm × 22 mm.
Rys.7. Jednoukładowe, wieloprzewodowe rozwiązanie zasilające ADP5054 dla FPGA.
Rys.8. Schemat systemu z układem ADP5054.
W części 2
W części 2 tej serii przyjrzymy się, jak strategia kaskadowa jest stosowana na poziomie PCB, w tym, w jaki sposób należy wybierać odpowiednie układy scalone, aby uwzględnić budżet mocy i układ PCB. Omówione zostaną również podstawowe wskazówki i sztuczki podczas projektowania systemu.
Źródło: https://www.analog.com/en/analog-dialogue/articles/multirail-power-supply-design-for-successful-application-boards-part1.html
Poniższy artykuł jest pierwszym z dwuczęściowej serii, która dotyczy niektórych problemów, które czasami pomijane są podczas projektowania zasilaczy wielonapięciowych. Część 1 skupia się na strategii i topologii tych systemów, podczas gdy część 2 skupia się na szczegółach budżetowania mocy i układu PCB, wraz z kilkoma wskazówkami i sztuczkami, które przydatne mogą być podczas projektowania - ponieważ wiele systemów wykorzystuje zasilanie do stabilizowania wielu napięć dla wielu różnych układów, pracujących z różnymi poziomami logicznymi. Celem projektu jest osiągnięcie poprawnej topologii tego rodzaju układu już za pierwszym podejściem.
Tak wiele wyborów…
Dla każdego konkretnego projektu zasilacza istnieje wiele możliwych rozwiązań. W poniższych przykładach opisano kilka opcji, takich jak zasilanie jednoukładowe w porównaniu z wielonapięciowymi układami scalonymi. W poniższym artykule ocenimy kompromisy w zakresie kosztów i parametrów szeregu rozwiązań. Uwzględniono kompromisy między stabilizatorami o niskim spadku (LDO) a stabilizatorami impulsowymi (często nazywanymi stabilizatorami buck lub boost). Uwzględniono również podejścia hybrydowe (to jest mieszanie i dopasowywanie stabilizatorów LDO i buck w jednym systemie, zależnie od potrzeb), w wykorzystanie stabilizatorów VIOC, tj. takich, które sterują przetwornicami napięcia, znajdującymi się we wcześniejszych fragmentach toru zasilania z wykorzystaniem pętli sprzężenia zwrotnego.
W artykule tym przyjrzymy również się szumowi przełączania w przetwornicach impulsowych i temu, jak może to mieć wpływ na inne obwody na PCB, jeśli projekt zasilacza impulsowego nie jest wyposażony w odpowiednią filtrację. Inne kwestie dotyczące projektowania obejmują koszty, sprawność, łatwość implementacji z punktu widzenia wysokopoziomowego projektowania.
Przykładowo, jak najlepiej zaprojektować, pod kątem topologii wielonapięciowej system z jednym napięciem wejściowym? W poniższym materiale zagłębimy się w projekty, technologię interfejsów cyfrowych, poziomy ich progów napięcia i rodzaje szumu przełączania, które wpływają na działanie obwodów. Omówione będzie kilka podstawowych poziomów logicznych, takich jak logika TTL 5 V, 3,3 V, 2,5 V i 1,8 V oraz standardy CMOS o różnych napięciach i ich odpowiednie wymagania napięciowe. W dalszej części omówione zostaną także inne, bardziej złożone interfejsy logiczne, takie jak PECL, LVPECL i CML, ale nie będziemy zagłębiać się w nie bardzo szczegółowo. Te przykładowe interfejsy to systemy o bardzo dużej szybkości, w których ważny jest niski poziom szumu. Projektanci muszą być świadomi, jak uniknąć problemów z powodu wahań sygnału przy wykorzystaniu tego rodzaju interfejsów.
W projektowaniu zasilaczy koszt i sprawność często idą ze sobą w parze, więc projektant musi dokładnie rozważyć wymagania poziomów logicznych i inne wymagania dotyczące zasilania w systemie. Projektując z myślą o solidności i odpowiednim zapasie pod względem tolerancji i szumu, można również uniknąć problemów produkcyjnych.
Projektant musi zdawać sobie sprawę z kompromisów związanych z projektem zasilacza: co jest osiągalne i co akceptowalne w danym urządzeniu. Jeśli projekt nie osiąga wymaganej sprawności czy innych parametrów, projektant urządzenia musi zbadać dostępne opcje i koszt dostosowania systemu do specyfikacji. Na przykład urządzenie wielonapięciowe, takie jak np. ADP5054, może zapewnić wymagane korzyści w zakresie parametrów, pozostając jednocześnie opłacalne.
Przykład typowego projektu
Zacznijmy od przykładowego projektu. Rysunek 1 przedstawia schemat blokowy karty, która jako główne źródło zasilania przyjmuje napięcia wejściowe 12 V i 3,3 V. Główne źródło zasilania musi zostać obniżone, aby stabilizować napięcia 5 V, 2,5 V, 1,8 V i ewentualnie 3,3 V do zastosowań na płytce. Jeśli zewnętrzne 3,3 V może zapewnić wystarczającą moc i wystarczająco niski poziom szumu, wówczas można zastosować szynę wejściową 3,3 V bez dalszej stabilizacji, aby uniknąć dodatkowych kosztów w urządzeniu. W przeciwnym razie szyna wejściowa 12 V może być wykorzystana do zapewnienia zasilania, obniżając ją do wymaganego poziomu 3,3 V dla aplikacji na PCB.
Rys.1. Typowa aplikacja płytki wymagającej zasilania wieloma napięciami.
Przegląd interfejsów logicznych
Wiele zasilaczy jest typowych dla PCB. Układ scalony może działać przy użyciu samego napięcia 5 V; lub może wymagać wielu zasilaczy wykorzystujących np. 5 V i 3,3 V dla interfejsów wejścia/wyjścia, 2,5 V dla logiki wewnętrznej i 1,8 V dla zasilania w trybie uśpienia o niskim poborze mocy. Tryb niskiego poboru mocy może być zawsze włączony, używany do jakichś elementów logiki, takiej jak np. funkcje timera, logika porządkowa w układzie lub jedynie do trybu wybudzania układu po przerwaniach lub poprzez dedykowany pin IRQ, aby włączyć i zasilić układ scalony z linii 5 V, 3,3 V i 2,5 V. Niektóre lub wszystkie z tych interfejsów logicznych są często używane jedynie wewnątrz układu scalonego.
Standardowe poziomy logiczne pokazano na rysunku 2. Umieszczono tam różne poziomy logiczne progów TTL i CMOS oraz ich dopuszczalne zakresy napięcia wejściowego i wyjściowego. W tym artykule skupimy się jedynie na stanach, gdy sygnał musi przenosić stan logiczny niski (napięcie VIL) oraz wysoki (napięcie VIH). W szczególności natomiast skupiamy się na VIH oraz obszarze stanu nieokreślonego, oznaczonym, jako „Unikaj” (ang. „Avoid”) na rysunku 2.
We wszystkich przypadkach należy uwzględnić tolerancję źródła zasilania na poziomie ±10%. Analogicznie, rysunek 3 przedstawia poziomy napięcia dla sygnałów różnicowych o dużej prędkości. Na potrzeby tego artykułu skupimy się jednak na standardowych poziomach logicznych przedstawionych na rysunku 2.
Rys.2. Standardowe poziomy logiczne różnych interfejsów.
Zakłócenia przełączania
Gdy nie są dobrze filtrowane, systemy zasilaczy impulsowych obniżających lub zwiększających napięcie mogą powodować szum przełączania w zakresie od dziesiątek miliwoltów do nawet setek miliwoltów, z możliwymi skokami od 400 mV do 600 mV. Ważne jest, aby wiedzieć, czy szum przełączania jest problemem dla poziomów logicznych w układach i interfejsach.
Margines bezpieczeństwa
Aby zapewnić odpowiedni margines bezpieczeństwa dla poprawnie zaprojektowanego zasilacza, praktyczną zasadą projektową jest praca w najgorszym przypadku z tolerancją co najmniej 10%. Na przykład dla interfejsu 5 V TTL VIL równe 0,8 V staje się 0,72 V, a dla 1,8 V CMOS VIL równe normalnie 0,63 V spada do 0,57 V, a napięcie progowe VTH odpowiednio się obniża (dla 5 V TTL VTH = 1,35 V, a dla 1,8 V CMOS VTH = 0,81 V). Szum przełączania (VNS) może w tego rodzaju systemie wynosić od dziesiątek do setek mV. Co więcej, sam obwód logiczny cechuje się pewnym poziomem szumów (VN), pochodzącym z interferencji poszczególnych linii sygnałowych w systemie. Całkowite napięcie zakłócające, VTN = VN + VNS. Suma ta może mieścić się w zakresie od 100 mV do nawet 800 mV. Gdy VTN jest dodawane do napięcia znamionowego w celu wytworzenia całkowitego, rzeczywistego napięcia sygnału (VTSIG): rzeczywisty całkowity sygnał, VTSIG = VSIG + VTN, wpływa na napięcie progowe (VTH), dodatkowo rozszerzając obszary nieustalone. Sygnały o poziomach działających w regionie VTH są nieokreślone, to znaczy, że mogą przyjmować wartość logiczną zarówno jeden, jak i zero. W najgorszym wypadku, wpadnięcie sygnału w region nieustalony skutkować może fałszywą interpretacją sygnału jako przeciwny niż zamierzony.
Rys.3. Poziomy logiczne dla interfejsu różnicowego o dużej szybkości.
Zastrzeżenia i wskazówki dotyczące zasilaczy wielonapięciowych
Rozumiejąc progi zasilania, zarówno na wejściu interfejsu, jak i w wewnętrznej logice w układzie scalonym, wiemy teraz, jaki poziom może wyzwolić poziom logiczny jedynki lub (nieumyślnie) poziom logiczny zera. Pytanie brzmi: jak niskoszumna musi być linia zasilania, aby zmieścić się w tych progach? Stabilizatory liniowe o niskim spadku napięcia charakteryzują się bardzo niskim szumem, ale niekoniecznie wysoką sprawnością, zwłaszcza przy dużej różnicy pomiędzy napięciem wejściowym a wyjściowym. Z drugiej strony, stabilizatory impulsowe charakteryzują się dużą sprawnością, ale generują podczas pracy istotny szum w sygnale.
Wysokosprawny system zasilania powinien prawdopodobnie zawierać w sobie kombinację tych dwóch typów zasilaczy – LDO i przetwornic impulsowych. W dalszej części artykułu przedstawiono różne tego rodzaju kombinacje, w tym metody hybrydowe, w których stabilizator LDO jest używany za stabilizatorem impulsowym do odfiltrowania szumu.
Podejście, które maksymalizuje sprawność systemu i minimalizuje poziom szumu (tam, gdzie jest to potrzebne)
Bazując na przykładzie projektu na rysunku 1, aby zmaksymalizować wydajność i zminimalizować szum przełączania dla stabilizacji napięcia 5 V, należy wykorzystać linię 12 V i użyć regulatorów buck, takich jak ADP2386 do obniżenia napięcia. Ze standardowych poziomów interfejsów logicznych - 5 V TTL i 5 V CMOS – VIL wynosi odpowiednio 0,8 V i 1,5 V. Wartości te wyznaczają dopuszczalny margines dla systemu tylko z stabilizatorem impulsowym.
W przypadku tych szyn sprawność zasilania jest maksymalizowana dzięki zastosowaniu topologii buck, podczas gdy szum przełączania pozostaje poniżej progu VIL dla interfejsów w standardzie 5 V (TTL i CMOS). Używając regulatora buck, takiego jak ADP2386 pokazany na schemacie na rysunku 4a, uzyskać można sprawność sięgającą nawet 95%, jak pokazano na typowym wykresie sprawności dla zaprezentowanej aplikacji ADP2386 (patrz rysunek 4b). Gdyby w tej konstrukcji zastosowano stosunkowo niskoszumny stabilizator LDO, spadek 7 V z VIN do 5 V VOUT spowodowałby znacznie większe rozpraszanie mocy na układzie w postaci ciepła i utratę sprawności.
Aby zapewnić niezawodną konstrukcję o jeszcze lepszych parametrach przy niewielkich, dodatkowych kosztach, dodatkowo do układu impulsowego można dołożyć stabilizator LDO do dokładnego stabilizowania napięcia wyjściowego za układem buck. Pozwala to nie tylko zmniejszyć straty na stabilizatorze liniowym, ale także odfiltrować szum przełączania i inne zakłócenia z napięcia zasilającego.
Rys.5. (a) Typowy układ z ADP2386. (b) Wykres sprawności tego układu.
Rys.5. Typowa aplikacja ADP125.
VIL dla systemów 2,5 V i 1,8 V CMOS to odpowiednio 0,7 V i 0,63 V. Niestety margines bezpieczeństwa dla tego poziomu logicznego nie jest wystarczający, aby uniknąć wpływu szumu przełączania kluczy w przetwornicy impulsowej. Aby rozwiązać ten problem, dostępne są dwie opcje.
Pierwsza z nich polega na tym, że jeśli przychodzące zewnętrzne zasilanie 3,3 V, jak pokazano na rysunku 1, ma wystarczającą moc i jest dostatecznie niszkoszumne, to należy wykorzystać to zewnętrzne 3,3 V i użyć stabilizatora liniowego (np. LDO), takiego jak ADP125 (patrz rysunek 5) lub ADP1740 do stabilizacji linii zasilania 2,5 V i 1,8 V. Należy jednocześnie zauważyć, że występuje tutaj spadek napięcia o nawet do 1,5 V z 3,3 V do 1,8 V. Jeśli ten spadek jest problemem, można zastosować metodę hybrydową, łącząc przetwornicę typu buck ze stabilizatorem LDO, wygładzającym jej napięcie wyjściowe.
Drugą opcją, szczególnie w przypadku, jeśli zewnętrzne napięcie 3,3 V nie jest dostatecznie niskoszumne, nie ma wystarczającej mocy, to wykorzystania linia zasilania 12 V – obniżenie jej za pomocą przetwornicy impulsowej, a następnie stabilizację z pomocą dedykowanych układów LDO, stabilizujących napięcia 3,3 V, 2,5 V i 1,8 V; metodę hybrydową przedstawiono na rysunku 6.
Dodanie stabilizatora LDO nieznacznie zwiększa koszt i powierzchnię systemu zasilania na PCB oraz powoduje niewielkie zwiększenie poziomu rozpraszania ciepła, ale te kompromisy są konieczne, aby osiągnąć odpowiedni margines bezpieczeństwa. Niewielki spadek sprawności, przy zastosowaniu stabilizatorów LDO to nieduża cena za poprawienie stabilności i odporności układu, a dodatkowo problem ten można zminimalizować, utrzymując niewielki spadek napięcia od VIN do VOUT: 0,8 V od 3,3 V do 2,5 V lub 1,5 V od 3,3 V do 1,8 V. Uzyskuje się to sprzężeniem przetwornicy impulsowej z układem stabilizatora liniowego pracującego w topologii VIOC, gdzie element końcowy reguluje pracę stabilizatora impulsowego, poprzedzającego LDO, aby utrzymać optymalny spadek napięcia dla stabilizatora LDO. Przykłady układów z funkcjami VIOC obejmują LT3045, LT3042 i LT3070-1.
LT3070-1 to stabilizator z prądem do 5 A; niskoszumny, programowalny liniowy stabilizator o spadku minimalnym 85 mV. Jeśli konieczne jest użycie stabilizatora LDO, wówczas mniejszym problemem jest rozpraszanie ciepła. Rozpraszanie mocy równe jest VDROP × I. Na przykład dla LT3070-1 obsługującego obciążenie pobierające 3 A, typowa wartość spadku mocy na stabilizatorze (która musi być rozproszona w postaci ciepła) wynosi 3 A × 85 mV = 255 mW. W porównaniu z niektórymi typowymi regulatorami LDO z spadkiem 400 mV, przy tym samym prądzie wyjściowym 3 A, pobór mocy wynosi 1,2 W - prawie pięć razy więcej niż dla LT3070-1.
Alternatywnie, stosując metodę hybrydową, możemy zamienić koszt na sprawność. Sprawność i inne parametry są zoptymalizowane w układzie na rysunku 6, gdzie najpierw zastosowano stabilizator typu buck (ADP2386), aby maksymalnie zwiększyć sprawność energetyczną, stabilizując napięcie do najniższego dopuszczalnego napięcia dla LDO, a następnie podając je na stabilizator liniowy o bardzo małym spadku napięcia (ADP1740), który zapewnia docelowy poziom napięcia o niskim poziomie szumu.
Rys. 6. Topologia hybrydowa wykorzystująca kombinację ADP2386 i ADP1740.
Należy pamiętać, że przedstawiony powyżej przykład jest tylko tym – przykładem projektu, stworzonym, aby pokazać niektóre topologie i techniki projektowania. Nie można jednak zapominać o uwzględnieniu innych czynników, takich jak wymagany prąd maksymalny zasilania, jego koszt, obudowa, maksymalne dopuszczalne spadki napięcia itp. Dodatkowo, należy zaznaczyć, ze dostępne są również inne opcje stabilizatorów zapewniające obniżenia poziomu szumu i EMI, takie jak regulatory Silent Switcher®. Na przykład układy LT8650S i LTC3310S mogą być opłacalne pod względem sprawności, a jednocześnie niewielkiej obudowy, minimalizującej ilość zajmowanego miejsca i obszar układu na PCB.
Kompromis między obudową, mocą, kosztem, parametrami i sprawnością
Produkcyjne projekty PCB często wymagają kompaktowych zasilaczy wielonapięciowych, zapewniających dużą moc, wysoką sprawność i niski poziom szumu w linii zasilania. Na przykład poczwórny stabilizator ADP5054 oferuje wysokowydajne (do 17 A), jednoukładowe, wielonapięciowe rozwiązanie zasilania do zastosowań, takich jak zasilanie układów FPGA, jak pokazano na rysunku 7. Powierzchnia wymagana do realizacji pełnego zasilacza z wykorzystaniem tego układu wynosi około 41 mm. × 20 mm. Sam układ ADP5054 zajmuje tylko 7 mm × 7 mm, a pozwala dostarczyć do 17 A całkowitego prądu.
Aby uzyskać bardzo wysokie poziomy mocy w ciasnej przestrzeni, można rozważyć również stabilizatory µModule®, takie jak LTM4700, które mogą dostarczać do 100 A z obudowy o wymiarach 15 mm × 22 mm.
Rys.7. Jednoukładowe, wieloprzewodowe rozwiązanie zasilające ADP5054 dla FPGA.
Rys.8. Schemat systemu z układem ADP5054.
W części 2
W części 2 tej serii przyjrzymy się, jak strategia kaskadowa jest stosowana na poziomie PCB, w tym, w jaki sposób należy wybierać odpowiednie układy scalone, aby uwzględnić budżet mocy i układ PCB. Omówione zostaną również podstawowe wskazówki i sztuczki podczas projektowania systemu.
Źródło: https://www.analog.com/en/analog-dialogue/articles/multirail-power-supply-design-for-successful-application-boards-part1.html
Cool? Ranking DIY
