Elektroda.pl
Elektroda.pl
X
Please add exception to AdBlock for elektroda.pl.
If you watch the ads, you support portal and users.

Jak najprościej ubić FETa SiC - najczęstsze błędy projektowe

ghost666 12 Dec 2021 10:49 1698 5
Computer Controls
  • Pojawienie się tranzystorów MOSFET wykonanych z węglika krzemu (SiC) w różnych topologiach zaowocowało znaczną poprawą wydajności i sprawności urządzeń energetycznych. Jednak, jeśli nie są one aplikowane w układzie prawidłowo, inżynierowie mogą szybko poczuć się sfrustrowani awariami urządzeń. Awarie te nie są z reguły wewnętrznymi słabościami technologii SiC (jak wielu myśli), a konsekwencjami wyborów projektowych inżynierów. Zwłaszcza niebranie pod uwagę interakcji między elementami po stronie wysokiej i niskiej może skutkować katastrofalnymi usterkami wywołanymi niewłaściwym wyborem projektu obwodu.

    W poniższym artykule pokazujemy, że klasyczne próby tłumienia oscylacji przy użyciu kondensatorów włączonych pomiędzy źródłem a bramką są dużym zagrożeniem dla tranzystorów SiC i często nierozpoznanym zabójcą bramek SiC. Wspomniana praktyka wdrażana w celu poprawy działania układów w stanach nieustalonych, podczas przełączania, w rzeczywistości powoduje duże obciążenie bramki. A takie przeładowania nie są łatwo widoczne w pomiarach, ponieważ występują w wewnętrznym węźle bramkowym, a nie w zewnętrznym (mierzalnym) wyprowadzeniu, dzięki czemu CGS wydaje się dobrze tłumić oscylacje.

    Ponadto w poniższym artykule wskazujemy, że należy zwrócić szczególną uwagę na wbudowaną diodę w tranzystorze polowym SiC. Istnieje wiele nieporozumień dotyczących tej diody w układach z węglika krzemu — do tego stopnia, że ​​nawet doświadczeni elektronicy czasami uważają, że dioda ta jest wolna od efektów, podczas przełączania. W rzeczywistości, zwłaszcza w planarnych bramkach, może być winowajcą powodującą uszkodzenia.

    Dlaczego trzeba zwracać uwagę na bramkę w elementach SiC? Pomimo posiadania konwencjonalnego tlenku bramki — SiO2 — ma on gorsze właściwości niż klasyczny materiał interfejsu Si-SiO2 występujący w typowych półprzewodnikach opartych na krzemie. Wynika to z powstawania wewnętrznych defektów na granicy faz krzemionki wzrastanych na powierzchni SiC. Sprawia to, że ​​tlenek ten jest bardziej podatny na przepięcia i inne uszkodzenia elektryczne. W ten sposób znacznie ograniczone jest VGSMax w porównaniu z podobnymi urządzeniami bazującymi na krzemie.

    Rysunek 1 pokazuje zachowanie typowej diody wbudowanej w tranzystorze polowym wykonanym z SiC. Z uwagi na mały ładunek QRR i krótki czas trr impulsy te mogą być trudne do zmierzenia i często są mylone z oscylacjami powodowanymi np. przez pasożytnicze pojemności samych systemów testowych. Jednak nachylenie IRR przekroczyć może nawet di/dt > 40 A/ns. To ultraszybkie zdarzenie IRR może spowodować wzrost VGS na samym urządzeniu powyżej dopuszczalnej wartości i sprowokować poważne przeciążenie bramki i to, podczas każdego cyklu przełączania tranzystora. Takie przeładowanie będzie proporcjonalne do prędkości narastania IRR; ostatecznie tego rodzaju ciągły stres bramki doprowadzi do jej katastrofalnej awarii.

    Jak najprościej ubić FETa SiC - najczęstsze błędy projektowe
    Rys.1. Prąd IRR dla SiC MOSFET.


    Oprócz przepięć na bramce, podczas włączania, przebieg w trakcie wyłączania tranzystora, także może ulec zmianie na skutek opisanych powyżej efektów. Jeżeli VGS przekroczy poziom Vth, prąd drenu zacznie płynąć, nawet jeżeli układ będzie zasadniczo wyłączony. Prąd drenu przepływający przez tranzystor będzie prowadził do dalszego wzbudzania oscylacji i przesterowania układu. Zjawisko to pokazano na rysunku 2.

    Jak najprościej ubić FETa SiC - najczęstsze błędy projektowe
    Rys.2. Przepięcia przy przełączeniach dla SiC MOSFET przy VDD = 720 V, ID = 20 A, TC = 175°C, RG = 10 Ω, CGS = 10nF.


    Często projektanci próbują złagodzić efekty oscylacji, dodając zewnętrzny kondensator CGS (wpływ takiego działania widoczny jest na rysunku 2). Kondensator ten tłumi oscylacje i wydaje się, że rozwiązuje problem, jednakże to tylko złudzenie. Wynika ono z faktu, że to, co na ogół obserwuje się na bramce z pomocą oscyloskopu, dalekie jest od prawdziwej bramki tranzystora, a działania projektanta w rzeczywistości pogarszają sytuację. Dołączenie zewnętrznej pojemności CGS dodaje dodatkową pojemność rezonansową i niweczy efekty dla szybkich stanów przejściowych i IRR w bramce.

    Korzystając z fizycznych, skalowalnych modeli SPICE, można zbadać te trudne do normalnego, fizycznego przeanalizowania efekty i szybko zauważyć, że kondensator CGS pogarsza sytuację. Rysunek 3 przedstawia schemat symulacji, a rysunek 4 jej wynik, pokazując przeciążenie w wysokości 7V na VGS spowodowane wzajemnym oddziaływaniem szybkiego prądu IRR i dodanego kondensatora tłumiącego.

    Jak najprościej ubić FETa SiC - najczęstsze błędy projektowe
    Rys.3. Schemat symulacji.


    Jak najprościej ubić FETa SiC - najczęstsze błędy projektowe
    Rys.4. Wyniki symulacji.


    Kluczem do udanego przełączania z dużą prędkością przy użyciu tranzystorów SiC MOSFET jest odpowiednie dostosowanie obwodu sterowania bramki i warunków pracy drivera do używanego tranzystora. Uważne przeczytanie karty katalogowej pozwoli szybko wychwycić, jaki jest zakres wewnętrznych oporów RG, które występują w danym elemencie. Dodatkowo usunięcie zewnętrznych kondensatorów CGS, ustawienie odpowiedniego zewnętrznego rezystora bramki RG i wykorzystanie obudów z dodatkowym wyprowadzeniem źródła (np. TO-247-4L, D2PAK-7L lub podobne), w połączeniu z prawidłową konstrukcją pętli sterowania bramki FETa SiC, zapewnia najlepsze możliwe przełączanie klucza. Poprawne zaprojektowanie systemu pozwala na pracę ze zboczami powyżej 120 V/ns i 6 A/ns (z najlepszymi w swojej klasie tranzystorami MOSFET z węglika krzemu), pod warunkiem, że projektant zajmie się, również resztą pasożytniczej indukcyjności obwodu.

    Źródło: https://www.powerelectronicsnews.com/how-to-kill-a-sic-mosfet-errors-in-gate-circuit-design-and-their-impact-on-robustness/

    Cool? Ranking DIY
    Can you write similar article? Send message to me and you will get SD card 64GB.
    About Author
    ghost666
    Translator, editor
    Offline 
    Fizyk z wykształcenia. Po zrobieniu doktoratu i dwóch latach pracy na uczelni, przeszedł do sektora prywatnego, gdzie zajmuje się projektowaniem urządzeń elektronicznych i programowaniem. Od 2003 roku na forum Elektroda.pl, od 2008 roku członek zespołu redakcyjnego.
    ghost666 wrote 11286 posts with rating 9535, helped 157 times. Live in city Warszawa. Been with us since 2003 year.
  • Computer Controls
  • #2
    spec220
    Level 27  
    Ciekawe, czy efekt wzbudzania nieco stłumiłoby sprowadzanie bramki tranzystora do przeciwnej polaryzacji względem jego wysterowania. Czyli stworzenia tzw. bramkowego pola negującego...
  • Computer Controls
  • #3
    ghost666
    Translator, editor
    spec220 wrote:
    Ciekawe, czy efekt wzbudzania nieco stłumiłoby sprowadzanie bramki tranzystora do przeciwnej polaryzacji względem jego wysterowania. Czyli stworzenia tzw. bramkowego pola negującego...


    Najpewniej tak, w klasycznych (krzemowych) FETach negatywne polaryzowanie bramki pozwala na szybsze jej wyłączanie jak i na "twardsze" utrzymywanie jej w stanie wyłączonym, bo łatwiej rozładować pojemność bramki. Niestety zawsze to rozwiązanie pociąga za sobą konieczność dodania kolejnej linii zasilania, lub dodanie jakiejś małej przetwornicy, bootstrapa czy coś, do drivera.
  • #4
    spec220
    Level 27  
    ghost666 wrote:
    Niestety zawsze to rozwiązanie pociąga za sobą konieczność dodania kolejnej linii zasilania, lub dodanie jakiejś małej przetwornicy, bootstrapa czy coś, do drivera.

    O ile mowa o utrzymaniu bramki w stanie zanegowanym odwrotną wartością napięcia, to tak... Coś za coś. Natomiast jeżeli chcemy ograniczyć efekt wzbudzania w czasie samego kluczowania tranzystora (przełączania) to możemy również zastosować na wyjściu drivera sterującego bramką odpowiednio dobrany filtr bramkowy RC...
    Na poniższym obrazku przykład takiego bardziej rozbudowanego filtra, aczkolwiek są różne rozwiązania...
    Jak najprościej ubić FETa SiC - najczęstsze błędy projektowe

    Filtry takie są stosowane przy sterowaniu tradycyjnych tranzystorów MOSFET, natomiast o ile chcemy prawidłowo sterować tranzystorami SiC, to warto pomyśleć o specjalistycznych driverach posiadających wbudowany przekształtnik pojemnościowy...
  • #5
    Janusz_kk
    Level 35  
    Tylko że ta metoda dla SiC się nie sprawdzi, ubijesz tranzystor, a to dlatego że max napięcie Ugs w zwykłych mosfetach jest symetryczne i wynosi najczęściej +-20V, w SiC jest niesymetryczne i wynosi np +18V i -5V. W układzie z kondensatorem to -5V zostanie przekroczone.
  • #6
    spec220
    Level 27  
    Janusz_kk wrote:
    W układzie z kondensatorem to -5V zostanie przekroczone.

    Dlatego napisałem;
    spec220 wrote:
    odpowiednio dobrany filtr bramkowy RC

    Co nie znaczy że wartości RC mają być takie same jak do sterowania konwencjonalnych mosfetów.